Ich bastle gerade an einem Pulser, der eine Spannung von 1000V mit 150kHz schnell (<20ns) schalten soll. Die Last soll eine minimal kleine Kapazität von ca. 30pF sein. Ich habe dafür eine Halbbrücke mit einem schnellen Low/Highside Mosfet Treiber mit bootstrap und ein paar verschiedene Mosfets getestet. Schaltung wie im Anwendungsbeispiel vom Treiberhersteller. Die schnellen Schaltzeiten sind machbar(8ns rise und 8ns fall time bei 600V), ich bin aber momentan durch die Stromaufnahme aus dem 1000V Versorgungs-DC/DC Wandler (25mA maximal) und die Wärmeentwicklung an den MOSFETs limitiert. Waveforms sind auch schön, ohne Pre-/Overshoots. Ein kurzschließen der Versorgung durch zugleich offene FETs konnte ich ausschließen. Die Tests mit verschiedenen Typen lassen mich vermuten, dass die Ströme mit den Schaltzyklen steigen und von Ciss der MOSFETs abhängen, die jedes mal umgeladen werden müssen (stimmt das soweit?). Also auf die Suche nach Typen mit kleinen Ein- und Ausgangskapazitäten und da ist jetzt das Problem. Am liebsten wären mir 1200V Vdsmax, <15ns rise/fall time und wenig Kapazität. Momentan habe ich bis 600V den FQU1N60CTU mit 130pF Ciss getestet, der ist am Limit mit Spannung und wird bei 600V und 80kHz mit ca. 20mA im Mittel ziemlich heiß. Die 25mA der Versorgung sind damit auch schon recht knapp. Die kapazitive Last macht davon nur 6mA aus, also wird der rest wohl in den FETs verbraten. Außerdem getestet habe ich noch den STP6NK90Z und den STF5NK100Z, die sind noch viel schlechter (35mA bei gleichen Einstellungen, bis das Netzteil ausschaltet). Liege ich damit richtig, dass die Ciss meine Schaltung limitiert? Falls ja, hat jemand gute Tips für entsprechende MOSFETs mit weniger Kapazität? Ich habe den IXTU01N100 von IXYS im Auge, aber der ist nicht so leicht zu finden (Mouser mit 20€ Versand). Wenn mir jemand noch gute Vorschläge machen könnte die ich gleich mitbestellen kann wäre ich sehr froh. Danke, Lukas
Ciss bringt vor allem den DC/DC-Wandler an seine Grenzen. Aber zur Erwärmung der Fets wird wohl Crss führen. Bei den genannten Daten gibt es ordentlich shoot-through, weil das Gate wieder aufgesteuert wird. Schafft man allenfalls mit 20V negativem Gate. 15ns bei der 1200V-Brücke? Schönes Vorhaben für das nächste Jahrhundert..
Angehängte Dateien:
-
Pulser.png
47 KB
Nachtrag: mir ist gerade aufgefallen, dass speziell der High side FET sehr heiß wird. Was kann das sein? Sollten die nicht symmetrisch belastet werden bei jedem Push/Pull? Meine Schaltung im Anhang.
12345 schrieb: > Ciss bringt vor allem den DC/DC-Wandler an seine Grenzen. Aber zur > Erwärmung der Fets wird wohl Crss führen. Bei den genannten Daten gibt > es ordentlich shoot-through, weil das Gate wieder aufgesteuert wird. > Schafft man allenfalls mit 20V negativem Gate. > > 15ns bei der 1200V-Brücke? Schönes Vorhaben für das nächste > Jahrhundert.. Naja, so weit weg bin ich ja nicht, mit 8ns bei 600V. Ist ja kaum eine Last dran. Die genannten Werte sind ja schon gemessen am fertigen Aufbau, keine Wunsch- specs. Mich stört nur noch der Verbrauch...
Der "Verbrauch" wäre noch deutlich höher ohne die 5R-Widerstände. 8nS sind in einer Brücke ein Traumziel, mit den genannten Mosfets nie erreichbar. Auch 20nS sind bei 1200V reine Utopie, erst recht nicht ohne negative Gatespannung wie im Schaltplan. Bei solch hohen DeltaV/DeltaT bewirkt noch die kleinste Millerkapazität ein Aufsteuern des Gates des unteren Mosfets. 500nS sind eher üblich, mit guten Fets natürlich auch zu übertreffen...
Nochmal für's Verständnis: das Aufsteuern des unteren Gates sollte beim Einschalten des Oberen Mosfets passieren, und damit (über die 5R Widerstände) die HV kurzschließen oder? Diese Befürchtung hatte ich auch, aber wegen anderer Ursache (schlechte synchronisierung der invertierten high und low Ansteuerung) und habe daher versuchsweise einmal mit insgesamt 2R und 80R statt der beiden 5R gemessen und keinen Unterschied in der Stromaufnahme festgestellt. Ausserdem sollte in diesem Fall die Leistung an den Widerständen verbraten werden, der wird aber nicht warm, sondern der High-Side FET. Einmal anngenommen, dass ich ganz utopischerweise die Rise- und Fall Times wirklich richtig gemessen habe und die Schaltgeschwindigkeit wirklich erreicht habe, was kann dann noch schiefgelaufen sein? Danke, Lukas
Lukas Fischer schrieb: > Nochmal für's Verständnis: das Aufsteuern des unteren Gates sollte beim > > Einschalten des Oberen Mosfets passieren, und damit (über die 5R > > Widerstände) die HV kurzschließen oder? Ja. Durch den enorm schnellen Spannungshub am Ausgang beim Einschalten des oberen Fets wird das Gate des Low-Fets aufgesteuert. Das dürfte sogar incl. der Widerstände der Fall sein, aber man merkt es halt nicht an der Stromaufnahme, da sowohl die Widerstände, als auch der recht hohe Widerstand der Fets den shoot-throug begrenzen. Ist ja auch nur eine Sache von Nanosekunden. Bei niederohmigen Fets und ohne Widerstände knallt es, oder man erreicht zumindest nie diese Schaltzeiten. Bei Brücken bzw. Synchrongleichrichtung muss man die Schaltflanken meist gut und gern eine Potenz langsamer machen. Und man ist immer auf der Suche nach Mosfets mit der geringstmöglichen gate-drain-Ladung im Vergleich zur gate-source. Da hab´ich schon bessere Fets gesehen als die oben Genannten. Die oberen Fets werden meist etwas wärmer als die Unteren. Könnte ein Problem mit dem Bootstrapping sein. Oder es gibt längst hohe Querströme, aber der obere Fet schnürt durch geringere Gatespannung deutlich stärker ein. Den Treiber-ICs ist übrigens auch nicht immer zu trauen. Habe schon welche gehabt, die plötzlich den oberen Mosfet dauerhaft abgeschaltet haben, obwohl alle restlichen Bedingungen einwandfrei waren. Lag vermutlich genau an zu hohem Dv/Dt, dann machen diese ICs gern mal was sie wollen...
Ok, danke dann mal für die ausführlichen Erklärungen. Haben Sie zufällig noch die Bauteilnamen von besseren FETs bei der Hand zum Testen? Danke, Lukas
Leider nicht, da meine Brücken deutlich geringere Spannungen und ganz andere Mosfets haben (IRF7468 ist da recht optimal, hat min. doppelt so gute Werte wie der FQU1N60CTU). Siehe Verhältnis Total Gate Charge vs. Millercharge. Aber die angestrebten ca. 80.000V/µs schafft man mit diesen Fets auch laaange nicht... Da bleibt schlichtweg nur die langwierige Suche. Evtl. gibt die Parametersuche z.B. bei Farnell was her... Soo große Unterschiede sind übrigens nicht zu erwarten. Wie gesagt, ansonsten im nächsten Jahrhundert einfach nochmal googeln...;-) Übrigens hattes Du ja andere, schlechter geeignete Mosfets getestet. Daß diese noch wärmer wurden, ist auch ein Hinweis auf bereits bei den FQU1N60CTU vorhandenes shoot-through, erzeugt durch die Millerkapazität.
Also, jetzt nochmal nach längerem Einlesen: Laut der IRF Mosfet Appnote (http://www.irf.com/technical-info/appnotes/mosfet.pdf) sieht's für mich so aus, als ginge es bei dem Miller Problem nicht nur um die Qgd oder die Kapaziät Cgd des FETs, sondern auch um Rg der Ansteuerung welches dv/dt zwischen Drain und Source möglich ist, bis die gate threshold voltage überschritten wird und er durchschaltet. Wenn Rg gering genug ist um den über Cgd eingestreuten Puls abzuleiten, kommt man mit den Schaltzeiten weiter runter. (dv/dt = Vth/(Rg*Cgd). Sehe ich das richtig? Wenn ja, dann bin ich da mit dem weglassen des Gate Widerstands recht gut unterwegs, solange mein mosfet Treiber durchhält. Zu den Verlusten: eine Überschlagsrechnung gibt bei mir: Energie pro Umladevorgang in den beiden Ciss der beiden Mosfets, der Last und etwas Reserve für den schlechen Aubau: E=CU²/2 ~ 100µJ mit 50kHz und steigender/fallender Flanke sind das E*100.000 = 10 Watt = 16mA @ 600V Das stimmt ziemlich genau mit dem überein was ich messe. Die Leistung wird demnach an den Fets beim Kurzschließen der aufgeladenen Ciss verbraten -> MOSFETs werden heiß. Der obere vielleicht mehr wegen der niedrigeren Vg durch das Bootstrapping. (Stimmt das so?) Wenn ich shoot-throughs hätte, würde sich das negativ auf die Flankensteilheit auswirken oder mir den Widerstand zwischen den Mosfets braten, dem ist aber nicht so... Ich häng mal Screenshots vom Oszi an wenn ich dazu komme. Wenn ich das also alles richtig verstanden habe, bin ich nach wie vor auf der Suche nach einem ähnlich schnellen (rise-/fall-time) MOSFET mit weniger Ciss. Danke für Vorschläge...
Lukas Fischer schrieb: > Wenn ich das also alles richtig verstanden habe, bin ich nach wie vor > auf der Suche nach einem ähnlich schnellen (rise-/fall-time) MOSFET mit > weniger Ciss. Danke für Vorschläge... Schau dir mal den APT4M120K an, den setze ich in einer ähnlichen Anwendung (1000V/12ns) ein; allerdings nicht bei 150 kHz. Hast du mal geprüft, für welches du/dt dein Highside-Treiber spezifiziert ist? Das ist nach meiner Meinung das Hauptproblem bei so einer Anwendung.
Der sieh ja sehr interessant aus, speziell die turn-on delays und turn-on times und das Rds-on. Ich habe in dem Datenblatt zum ersten mal den Wert "Effective Output Capacitance" gesehen, welche Kapazitäten tragen denn eigentlich genau zu den Umladeverlusten im MOSFET bei (mal abgesehen natürlich von der Gate Kapazität, die ja den Treiber belastet)? Das mit dem Treiber ist ein guter Tipp, ich werde versuchen noch andere zum Testen zu finden.
Lukas Fischer schrieb: > Zu den Verlusten: eine Überschlagsrechnung gibt bei mir: > > Energie pro Umladevorgang in den beiden Ciss der beiden Mosfets, der > > Last und etwas Reserve für den schlechen Aubau: > > E=CU²/2 ~ 100µJ > > mit 50kHz und steigender/fallender Flanke sind das > > E*100.000 = 10 Watt = 16mA @ 600V Solche Berechnungen sagen mir ehrlich gesagt gar nichts. Schaue im Datenblatt lediglich auf die nötigen Ladungen (total gate charge für die Treiberverluste), und beachte dabei die Schaltfrequenz. 10W bei 50KHz dürften für die beiden Mosfets aber viel zu viel sein, man braucht dazu irgendwas unter 1W. 50KHz schaltet man ganz locker mit "riesigen" Mosfets im Niederspannungsbereich, da bräuchte man ja dann 1000W zur Ansteuerung... Wenn Du das Gate hart an den Treiber legst, kann dieser natürlich theoretisch den Miller-Puls abfangen. Praktisch ist das jedoch immer die schlechteste Lösung, Gatewiderstände sind gerade bei einer Brücke praktisch immer üblich, und müssen gerade hier oft sehr hoch gewählt werden. Denn gegen die kapazitive Kopplung zwischen Drain und Gate ist die stärkste Treiberstufe machtlos, man kann dieses Aufsteuern praktisch nur durch quälend langsame Gateansteuerung, und daraus resultierend auch langsamen Spannungshub am Ausgang eindämmen. Auch kommt noch der interne Gatewiderstand hinzu, den kann man nicht beseitigen. Meine Vermutung nach wie vor: beide Transistoren leiten gleichzeitig, wobei der Obere den etwas höheren Widerstand hat, und daher die meiste Verlustleistung erzeugt. Der APT4M120K ist auch nicht viel besser. Die Ladungen verraten es, obgleich er eine schön geringe Crss hat. Vor allem braucht der generell eine fast 10x so hohe Ansteuerleistung.
12345 schrieb: > Wenn Du das Gate hart an den Treiber legst, kann dieser natürlich > theoretisch den Miller-Puls abfangen. Praktisch ist das jedoch immer die > schlechteste Lösung, Gatewiderstände sind gerade bei einer Brücke > praktisch immer üblich, und müssen gerade hier oft sehr hoch gewählt > werden. Wie kommst du denn zu so einer Aussage? Wenn man eine Brücke schnell schalten möchte, muss man die Transistoren niederohmig ansteuern, anders geht es nicht. Manchmal ist es sinnvoll, den Einschaltvorgang geziehlt etwas langsamer zu machen, um das du/dt zu begrenzen. In die andere Richtung kann man das Gate aber relativ problemlos sehr niederohmig ansteuern. > Denn gegen die kapazitive Kopplung zwischen Drain und Gate ist > die stärkste Treiberstufe machtlos, man kann dieses Aufsteuern praktisch > nur durch quälend langsame Gateansteuerung, und daraus resultierend auch > langsamen Spannungshub am Ausgang eindämmen. Nein. Wenn man den ausgeschalteten Mosfet mit einem kräftigen Treiber bzw. Transistor hart auf 0V schaltet (oder sogar auf ein negatives Potential), hilft das sehr wohl, um ein ungewolltes Einschalten durch die Miller-Kapazität zu verhindern. Zusätzlich muss man natürlich auch di/dt und die parasitären Induktivitäten beachten. Mit einem Mosfet, bei dem ein separater Source-Anschluss als Bezugspotential für den Treiber herausgeführt ist, kann man damit extrem schnell schalten, ohne dass es Probleme durch die Drain-Gate Kapazität gibt. Der IXZ308N120 z.B. ist für du/dt von bis zu 200V/ns im abgeschalteten Zustand spezifiziert, das wären rechnerisch 5 ns für einen 1000V Sprung. Das ist allerdings auch nicht gerade ein Low-Cost Mosfet. Damit das allerdings wirklich funktioniert, ist schon ein sorgfältig optimiertes Platinenlayout notwendig; einen Highside-treiber mit Bootstrap-Versorgung würde ich dafür auch nicht empfehlen.
Angehängte Dateien:
-
20130224_353728.png
9,4 KB -
20130224_353903.png
9,7 KB -
20130224_353939.png
9,4 KB
Ich habe heute den Aufbau noch einmal genauer durchgemessen auf shoot
through wegen du/dt und wollte fragen, ob ich das so richtig verstanden
habe: wenn der highside MOSFET durchschaltet und den lowside Drain
hochzieht, schaltet die Cgd des unteren diesen kurz durch. Umgekehrt
vermutlich genauso. Aber zu messen gehts einfacher beim lowside FET,
weil der gegen Ground liegt. Hab ich jetzt gemacht, ein bissal klingelt
es da wirklich: ein paar Schwingungen, die über Vth gehen, innerhalb von
ca. 100ns abklingen (siehe Anhänge).
Ich habe dann eine niedrigere Versorgungsspannung des Mosfet Treibers
gewählt -> flachere Flanken ("nur" mehr 12ns statt 8ns) -> weniger
shoot-throughs. Ausserdem ist noch mehr Luft was die Vgmax Spannung
während der tu/dt peaks betrifft. Für den Stomverbrauch aus der HV
Versorgung hat das leider wenig Unterschied gemacht (<5%).
Ich bin mir aber trotzdem noch nicht sicher ob mir der Stromverbrauch
wirklich durch die shoot-throughs erzeugt wird (dann müßte wohl ein
höherer Widerstand von z.B. 500R zwischen den Mosfets einen Niedrigeren
Strom bewirken, tut er aber nicht).
Jetzt daher eine Frage an die Optimisten in der Runde: hat schon jemand
Erfahrungen damit gemacht, ob / wie lang ein Mosfet eine derartige
Vergewaltigung aushält? Ist das ok dem Gate ein paar (Magen-) Schwinger
zu gönnen, oder ist das um jeden Preis auf Kosten der Flankensteilheit
zu vermeiden?
Das mit der negativen gate Ansteuerung hab ich auch schon mal in einer
Appnote gelesen als "Only necessary for exceptional switching speed"
(oder so) und das reizt mich natürlich schon sehr das auszuprobieren.
Aber ich weiß nicht ob ich schon fit bin mir einen eigenen
High-/Low-Side Gate Treiber mit negativer Gate Ansteuerung zu bauen mit
diesen Specs. Da halt ich mich lieber an das was schon funktioniert.
Aber für den Fall, dass ich's doch noch versuchen will, gibt's da einen
guten Einstiegspunkt im Web (speziell was HV, wenig Last und schnelle
Schaltzeiten angeht)?
Wenn noch jemand einen alternativen Gate Treibertypen zu meinem IR2213
im Hinterkopf hätte, wäre ich auch sehr dankbar. Die diversen parametric
searches von Distributoren lassen einen ja nicht mal auswählen, ob der
eine floatende High side für bootstrapping hat und wie hoch er floaten
darf. Maximal direkt beim Hersteller und ich such schon den ganzen
Nachmittag.
Bzgl. des IXZ308N120, der schaut ziemlich mächtig aus, ja. Was genau
bringt das mit dem zusätzlichen Source Anschluss? Ist das wirklich
soviel besser als dick mit Kupfer auf kürzestem weg zur
Versorgungskapazität und dem Gate-Treiber zu fahren?
Danke für die Kompetenten Kommentare und Bauteilvorschläge, das hilft
mir enorm weiter.
Lukas Fischer schrieb: > ein paar Schwingungen, die über Vth gehen, innerhalb von > ca. 100ns abklingen (siehe Anhänge). Ah das hab ich noch vergessen: Rot ist die geschaltete Spannung am Ausgang (ca 600V) und das Gelbe Signal die Gate Spannung des Low-Side Mosfets.
Jetzt habe ich ein gutes Google Stichwort gefunden: die "Miller Clamp". Damit und 1200V kommt man noch am ehesten weiter. Was sagt ihr zum M81738FP und dem M81019FP von Mitsubishi?
Johannes E. schrieb: > Wie kommst du denn zu so einer Aussage? Wenn man eine Brücke schnell > > schalten möchte, muss man die Transistoren niederohmig ansteuern, anders > > geht es nicht. > > Manchmal ist es sinnvoll, den Einschaltvorgang geziehlt etwas langsamer > > zu machen, um das du/dt zu begrenzen. In die andere Richtung kann man > > das Gate aber relativ problemlos sehr niederohmig ansteuern. Wenn Du damit meinst, das Gate langsam, aber niederohmig anzusteuern, dann ja. Falls damit gemeint ist, das Beste für eine Brücke ist auch die superschnelle Ansteuerung des Gates, dann nein. Diese Ansteuerungsart ist in einer Brücke praktisch unmöglich. Oder sagen wir mal mit nachfolgender Fehlersuche verbunden. Bei einer Brücke geht es ganz selten danach was man möchte. Vielmehr bestimmen die Transistoren der Brücke, was technisch möglich ist. Er hat ja schon shoot-through, und er wird es bei der knackigen Ansteuerung auch nicht wegbekommen. Warum? Weil die Fets trotz direkter Ankopplung an den Treiber keinen unbegrenzten Spannungshub je Zeiteinheit zulassen. Selbst wenn z.B. beim unteren Fet Gate und Source verlötet wären, wird dieser Fet kurzzeitig aufgesteuert, sobald drain exorbitant abpfeift. Das ist rein ein Phänomen des Mosfets, man kann es nur durch negative Vorspannung, und/oder durch niedrigere DV/DT halbwegs umgehen. Die 100ns, die es nun klingelt, sind ja schon ein recht guter Wert, und nur erreicht, weil er ziemlich kleine Fets verwendet. Er kann ohne Bedenken die Ansteuerung auf vielleicht 200ns zurückfahren (durch recht hohe Gatewiderstände). Und er kann den Treiber mit dem kleinsten Ausgangsstrom nutzen. Der beste Treiber wird den Ausgang dieser Brücke keine ns schneller machen. Der IXZ308N120 ist natürlich ein Super Mosfet, gerade auch was die Kapazitäten anbetrifft. Falls Lukas das Geld ausgeben will, kann er ja damit mal seine Brücke aufbauen. Bin mir aber sicher, daß auch hier die 15ns ein Wunsch bleiben werden. Egal was das Datenblatt dazu sagt. Vermutlich sind darin bereits -20V Gatespannung einberechnet...
Lukas Fischer schrieb: > Jetzt daher eine Frage an die Optimisten in der Runde: hat schon jemand > Erfahrungen damit gemacht, ob / wie lang ein Mosfet eine derartige > Vergewaltigung aushält? Ist das ok dem Gate ein paar (Magen-) Schwinger > zu gönnen, oder ist das um jeden Preis auf Kosten der Flankensteilheit > zu vermeiden? Bei der Messung wäre ich mir nicht sicher, ob die gemessene Gate-Spannung tatsächlich real ist. Vor allem die Sinusschwingung sieht verdächtig aus, normalerweise kann am Gate keine negative Spannung anliegen. Bei so steilen Flanken ist die Gefahr groß, dass sich Störungen irgendwo in die Tastkopfleitung einkoppeln, so dass die am Oszi sichtbaren Signale nicht unbedingt der Realität entsprechen. Man kann das überprüfen, indem man den Tastkopf-Spitze und die Masse-Klemme zusammen am Mosfet-Drain anschließt; hier sollte eigentlich kein Signal kommen. Ob das für den Mosfet schädlich ist, kann man nicht so einfach beurteilen. Das Ziel muss sein, zu verhindern, dass der Mosfet nochmal einschaltet; dann passiert dem Mosfet auch nichts. > Was genau > bringt das mit dem zusätzlichen Source Anschluss? Ist das wirklich > soviel besser als dick mit Kupfer auf kürzestem weg zur > Versorgungskapazität und dem Gate-Treiber zu fahren? Das Problem sind die parasitären Induktivitäten der Anschluss-Pins und der Bond-Drähte innerhalb des Mosfet-Gehäuses. Wenn in der Source-Leitung ein großer Strom fließt und dieser Strom schnell geschaltet wird, entsteht durch das di/dt an dieser Induktivität eine Spannug. Das bedeutet, dass sich der Source-Anschluss im Mosfet gegenüber dem externen Source-Pin verschiebt. Bei negativem di/dt, also beim Ausschalten, ist diese Spannung negativ, dadurch geht der interne Souce-Anschluss auf ein negatives Potential. dabei kann es passieren, dass der Mosfet leitfähig wird, obwohl außen am Gate 0V anliegt (bezogen auf den Gate-Pin), weil die interne Gate-Source Spannung über die Threshold-Spannung ansteigt. Das ist allerdings eher ein Problem, wenn große Ströme geschaltet werden; bei deiner Anwendung schätze ich diese Gefahr eher gering ein. Lukas Fischer schrieb: > Wenn noch jemand einen alternativen Gate Treibertypen zu meinem IR2213 > im Hinterkopf hätte, wäre ich auch sehr dankbar. Es gibt sehr viele Low-Side Treiber, die sehr schnell schalten können und große Gate-Ströme liefern können (z.B. ADP3634). Die haben allerdings keine Potentialtrennung. Die Potentialtrennung kann man mit unterschiedlichen Methoden erreichen, z.B: Optokoppler, digitale Isolatoren (ADUMxxx, ISOxxx), induktive Kopplung, Lichtleiter, ... Das Problem sind die zulässigen du/dt-Werte, die ISOxxx - Bausteine von TI haben z.B. typisch 50 V/ns, die meisten Optokoppler haben eher niedrigere Grenzwerte. Für wirklich hohe Spannungstransienten bei Spannungen im Bereich 1000V oder mehr sind nach meiner Erfahrung nur Übertrager zur Potentialtrennung sinnvoll, damit kann man eine hohe Robustheit gegen Common-Mode Transienten bei gleichzeit geringer Propagation Delay erreichen. 12345 schrieb: > Wenn Du damit meinst, das Gate langsam, aber niederohmig anzusteuern, > dann ja. Falls damit gemeint ist, das Beste für eine Brücke ist auch die > superschnelle Ansteuerung des Gates, dann nein. Diese Ansteuerungsart > ist in einer Brücke praktisch unmöglich. Ich wollte damit sagen, dass man einen Gate-Treiber auch asymetrisch beschalten kann, z.B. mit einer Diode, so dass der Widerstand in beide Richtungen unterschiedlich ist. Man kann also das Gate sehr schnell und niederohmig abschalten und die Einschaltflanke etwas langsamer machen und damit das du/dt auf einen zulässigen Wert begrenzen. Wenn die Impedanz in beiden Richtungen gleich groß ist, besteht natürlich die Gefahr, dass der abgeschaltete Mosfet wieder einschaltet, wenn in beiden Mosfets der Brücke die Miller-Kapazität gleich groß ist. 12345 schrieb: > Er hat ja schon shoot-through, und er wird es bei der knackigen > Ansteuerung auch nicht wegbekommen. Warum? Weil die Fets trotz direkter > Ankopplung an den Treiber keinen unbegrenzten Spannungshub je > Zeiteinheit zulassen. "Ungebrenzt" natürlich nicht, aber manche Mosfets können durchaus mit sehr schnellem du/dt betrieben werden, ohne dass etwas passiert. Ich schalte wie gesagt in einer ähnliche Anwendung mit 1000 V in 12 ns mit zwei APT4M120K in einer Halbbrücke und das funktioniert sehr gut. Das Hauptproblem sind meistens weniger die Mosfet-Chips an sich, sondern eher das Platinen-Layout, die (parasitären) Induktivitäten der Mosfet-Gehäuse und die Gate-Treiber. > Der IXZ308N120 ist natürlich ein Super Mosfet, ... > Bin mir aber sicher, daß auch hier die 15ns ein Wunsch bleiben werden. Ich habs ausprobiert, für den IXZ308N120 sind 15 ns überhaupt kein Problem. Aus Kostengründen bin ich dann aber zum APT4M120K gewechselt, der für meine Anwendung auch schnell genug war.
Lukas Fischer schrieb: > Was sagt ihr zum M81738FP und dem M81019FP von Mitsubishi? Der ist für maximal 50 V/ns spezifiziert, das wären 20 ns für 1000 V!
Johannes E. schrieb: > Es gibt sehr viele Low-Side Treiber, die sehr schnell schalten können > und große Gate-Ströme liefern können (z.B. ADP3634). Die haben > allerdings keine Potentialtrennung. Die Potentialtrennung kann man mit > unterschiedlichen Methoden erreichen, z.B: Optokoppler, digitale > Isolatoren (ADUMxxx, ISOxxx), induktive Kopplung, Lichtleiter, ... Nachdem ich auch Negative Spannungen schalten möchte, habe ich mir mal kurz die Empfehlungen von Johannes zu den digitalen Isolatoren angesehen, danke nochmal. Ich hab noch eine zwei Verständnisfragen: Wenn man eine Spannung von -1000 statt der +1000 schalten will, legt man dann den GND des gesamten Gate-Treibers auf -1000, oder? Also digitale Koppler für die L-in und H-in, galvaniscch getrennten DC-DC für die Logik und die Gate-Treiber Versorgung floatend auf den -1000 (also max. dv/dt für Common Mode Transients der Optokoppler beachten). Stimmt das so? Gibt es da sonst noch was zu beachten? Und noch zu dem Tipp mit den Low side Treibern plus Potentialtrennung als High Side Treiber: Braucht der dann einen Potentialgetrennten DC-DC als Versorgung, oder kann man die auch einfach Bootstrappen? Ich denke mir, wenn ich den ganzen DC-DC mit hinauf ziehe mit der Brücke, dann werde ich wohl Probleme mit seiner Kapazität gegen den Eingang bekommen oder? Danke, Lukas
Hallo! Datenblatt IR2213: Absolute Maximum Ratings dVs/dt Allowable Offset Supply Voltage Transient (Figure 2) — 50 V/ns 1000V bei kleiner 20ns würde dies verletzen, und an diese Grenze würde ich nicht rangehen wollen. Wenn Du (oder jemand anderes) einen Treiber-IC findet, der ein größeres Du/dt abkann, dann wäre ich auch sehr interessiert. Bisher habe ich nichts gefunden. Einzige Möglichkeit, die ich kenne: mit Übertrager (auf deren Kapazität achten) arbeiten. Leider ist dann ein statischer Betrieb (nicht Dein Problem aber meins;-) sehr aufwendig. Ach ja, auch ein DC/DC-Wandler für die High-Side muß das du/dt abkönnen. Welche Bootstrap Diode kommt zum Einsatz? Die bekommt nämlich auch das du/dt zu spüren und über deren Kapazität fließt dann auch ein Strom. Daher vermutlich der "HitzkopFET" auf der High-Side. Zu Deinem Bild: http://www.mikrocontroller.net/attachment/preview/176020.jpg Man sieht auf der steigenden Flanke(rot) einen Absatz. Hier ist der untere Transistor im linearen Bereich, d.h. für ca. 4ns fließt ein Strom durch den eigentlich gesperrten Transistor, entsprechend der gemessenen Gatespannung. Den Absatz sieht man auch bei der fallenden Flanke. Hier hilft effektiv wohl nur eine negative Gate-Spannung. Die "shoot-throughs" sind wohl eher Überschwinger durch den induktiven Anteil des Ausgangskreises. Um die wegzubekommen müßtest Du den Ausgangskreis abstimmen, Stichwort Aperiodischer Grenzfall :
Welche Deadtime verwendest Du? Eigentlich kannst Du diese ausreichend groß machen, wenn nur eine kapazitive Last von 30pF dranhängt. Es fließt nach dem Umladen kein Strom mehr, die Fets können also frühzeitg abgeschaltet werden. Dann tritt auch definitiv kein echter Shoot-Through auf. Gruß Markus
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.