Mal wieder: Rechnen in VHDL

[Christian (Gast)]

Hallo Community,

ich habe ein Problem beim einfachen Addieren in VHDL. Ich vermute, dass 
es an falschen/fehlenden Bibliotheken liegt.

Ich habe ein Eingangssignal :

data          : IN  std_logic_vector (63 DOWNTO 0);

in dem die obersten 8 Bit einen Wert darstellen, den ich mit einem 
Integer addiere.

variable v_next_check    : integer := 0;
variable v_header_words  : integer := 0;

Die Operation dazu ist folgende:

v_header_words := to_integer(unsigned((v_data(63 downto 56))));               
v_next_check :=  (v_next_check + v_header_words );

Bis hier hin funktioniert die Sache auch ganz gut.

Wenn ich jetzt aber

v_next_check :=  (v_next_check + v_header_words ) + 1;

rechne, funktioniert die Sache nicht mehr.
Ich habe folgende Bibliotheken eingebunden:

LIBRARY ieee;
USE ieee.std_logic_1164.all;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

LIBRARY altera_mf;
USE altera_mf.all;

[Cihan K. (lazoboy61)]

Christian schrieb:
> LIBRARY ieee;
> USE ieee.std_logic_1164.all;
> use IEEE.STD_LOGIC_UNSIGNED.ALL;
> use ieee.std_logic_1164.all;
> use ieee.numeric_std.all;
>
> LIBRARY altera_mf;
> USE altera_mf.all;

Nimm mal die "IEEE.STD_LOGIC_UNSIGNED.ALL" raus, die vertragen sich 
nämlich nicht mit "ieee.numeric_std.all". Und nimm auch das doppelt 
gemoppelte "ieee.std_logic_1164.all" raus.

Versuch mal evtl. den integern eine Range zuzuordnen, wie Integer range 
0 to ...

Cihan

[Christian (Gast)]

Hallo Cihan,

habe deine Tipps befolgt, hat leider nicht geholfen... Folgender Stand:

LIBRARY ieee;
USE ieee.std_logic_1164.all;
use ieee.numeric_std.all;

LIBRARY altera_mf;
USE altera_mf.all;

data          : IN  std_logic_vector (63 DOWNTO 0);
 


variable v_next_check    : integer range 0 to 100 := 0;
variable v_header_words  : integer range 0 to 100 := 0;

funktioniert:

v_header_words := to_integer(unsigned((v_data(63 downto 56))));               
v_next_check :=  (v_next_check + v_header_words );

funktioniert nicht:

v_header_words := to_integer(unsigned((v_data(63 downto 56))));               
v_next_check :=  (v_next_check + v_header_words )+1;

[M. D. (wpmd)]

Christian schrieb:
> Wenn ich jetzt aberv_next_check :=  (v_next_check + v_header_words ) + 1;
>
> rechne, funktioniert die Sache nicht mehr.
> Ich habe folgende Bibliotheken eingebunden:

Was heist hier denn "funktioniert nicht mehr"?
Kommt ein falsches Ergebnis raus oder wie zeigt sich der Fehler?

Ich gehe davon aus dass in deinen zu verrechnenden 8Bit eine Zahl <99 
drin steht... (variable v_next_check    : integer range 0 to 100 := 0;)

[Christian (Gast)]

M. D. schrieb:
> as heist hier denn "funktioniert nicht mehr"?
>
> Kommt ein falsches Ergebnis raus oder wie zeigt sich der Fehler?

richtig, falsches Ergebnis.

M. D. schrieb:
> Ich gehe davon aus dass in deinen zu verrechnenden 8Bit eine Zahl <99
>
> drin steht... (variable v_next_check    : integer range 0 to 100 := 0;)

auch richtig. Die Zahl wird sich im Bereich 0 bis 100 bewegen. 
Spezifiziert ist es natürlich für den ganzen Bereich. Für den Test hab 
ich es auch erstmal mit Zahlen im Bereich von 1-3 gemacht.

Kurz zur Aufklärung.

Die Zahl in

 v_header_words

 lässt meinen counter

v_next_check

 um eben genau seinen Wert weiter springen.

Wenn
v_next_check = 1
v_header_words = 2

dann wird v_next_check = v_next_check + v_header words = 3... wie 
erwartet.

Wenn

v_next_check = 1
v_header_words = 3

dann wird v_next_check = v_next_check + v_header words = 4... wie 
erwartet.

Wenn

v_next_check = 1
v_header_words = 2

dann wird v_next_check = v_next_check + v_header words + 2 = ???

--> Problem!

[Christian (Gast)]

Christian schrieb:
> v_next_check = 1
>
> v_header_words = 2
>
>
>
> dann wird v_next_check = v_next_check + v_header words + 2 = ???
>
>
>
> --> Problem!

Wenn

v_next_check = 1
v_header_words = 2

dann wird v_next_check = v_next_check + v_header words + 1 = ???

--> Problem!

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Christian schrieb:
> falsches Ergebnis.
Und welches?
Was erwartest du wo und was bekommst du?

[Christian (Gast)]

Lothar Miller schrieb:
> Und welches?
>
> Was erwartest du wo und was bekommst du?

v_next_check = 1
v_header_words = 2

dann wird v_next_check = v_next_check + v_header words + 1 = ???

--> Ich erwarte eine 4 bekomme aber irgendetwas.

ÄÄhhhmmm...

http://www.gstitt.ece.ufl.edu/vhdl/refs/vhdl_math_tricks_mapld_2003.pdf

D_uv <= B_uv + 1 ; -- Unsigned + Integer = Unsigned

Was bedeutet das für mich?

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Christian schrieb:
> --> Ich erwarte eine 4 bekomme aber irgendetwas.
> Die Zahl in
>  v_header_words
> lässt meinen counter
>  v_next_check
Eine Variable als Zähler?

> D_uv <= B_uv + 1 ; -- Unsigned + Integer = Unsigned
Wo ist in deinem geposteten Code ein Usigned Vektor?

> Was bedeutet das für mich?
Poste mal die ganze Beschreibung als *.vhdl Anhang.

[Christian (Gast)]

erledigt... Der Fehler lag woanders. Das Rechnen hat korrekt 
funktioniert. Danke dir Lothar, dass du mich "gezwungen" hast, meine 
Variable mal nach "draussen" zu legen, damit ich sie mir anschauen kann.

[Christian (Gast)]

Lothar Miller schrieb:
> Eine Variable als Zähler?

Was ist daran verkehrt?`

Das Problem lag eher woanders. Nach meiner alten Beschreibung wurde die 
Variable bei jedem Takt um eins erhöht... Das will ich nicht.

else              
v_header_words := to_integer(unsigned((v_data(63 downto 56)))); 
              v_next_check := v_next_check + v_header_words + 1 ;

Nach der neuen Beschreibung wird die Variable nur noch um den 8-Bit Wert 
+ 1 erhöht, wenn auch wirklich ein 8-Bit Wert da ist...

elsif (v_data(63 downto 56) /= x"00") then
              v_header_words := to_integer(unsigned((v_data(63 downto 56)))); 
              v_next_check := v_next_check + v_header_words + 1 ;

[Duke Scarring (Gast)]

Christian schrieb:
> Nach der neuen Beschreibung wird die Variable nur noch um den 8-Bit Wert
> + 1 erhöht, wenn auch wirklich ein 8-Bit Wert da ist...
Und was ist, wenn Dein 8-Bit Wert mal Null ist?

Ich baue mir an jede Zahl ein enable dran. Und nur wenn das '1' ist 
wird auch weitergerechnet.

Duke

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Christian schrieb:
>> Eine Variable als Zähler?
> Was ist daran verkehrt?
Es ist gefährlich. Besonders, wenn man diese Frage stellt... ;-)
Siehe den Beitrag "Variable vs Signal"
Wegen der extensiven Verwendung von Variablen vermute ich stark, dass du 
"sonst" z.B. in C programmierst. Dir muss aber unbedingt bewusst sein, 
dass du mit VHDL Hardware beschreibst. Das sind zwei komplett 
unterschiedliche Paar Stiefel.

Christian schrieb:
> Ich habe folgende Bibliotheken eingebunden:LIBRARY ieee;
> USE ieee.std_logic_1164.all;
> use IEEE.STD_LOGIC_UNSIGNED.ALL;
> use ieee.std_logic_1164.all;
> use ieee.numeric_std.all;
Dazu noch den Beitrag "IEEE.STD_LOGIC_ARITH.ALL obsolete" incl. der 
darin enthaltenen Links...

[Christian (Gast)]

Hallo Lothar,

ich kenne den Unterschied zwischen Variable und Signal. Ich brauche den 
Wert der Berechnung allerdings sofort. Deswegen eine Variable.

Den zweiten Beitrag habe ich auch bereits gelesen ;)

@Duke

Das ist genau das, was ich will. Wenn in den 8Bit nichts drin ist, soll 
auch keine Berechnung ausgeführt werden... ;)

[FPGA-Progger (Gast)]

Duke Scarring schrieb:
> Ich baue mir an jede Zahl ein enable dran. Und nur wenn das '1' ist
> wird auch weitergerechnet.
Könntest Du mir bitte erklären, wie das gemeint ist?

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Christian schrieb:
> ich kenne den Unterschied zwischen Variable und Signal.
Gut.
Oder vielleicht doch nicht?
> Ich brauche den Wert der Berechnung allerdings sofort.
> Deswegen eine Variable.
In der Hardware wirst/kannst du keinen Unterschied zwischen Variable und 
Signal erkennen können. Lediglich im logischen Beschreibungsablauf 
ändert sich der Wert einer Variable "sofort", mitten im Prozess. Weil 
aber ein Prozess in der realen Zeit 0 "abgearbeitet" wird, müssen 2 
Hardwarepfade realisiert werden: einer mit dem Wert der Variablen vor 
der Änderung und einer mit dem Wert nach der Änderung...

Nehmen wir mal diese kleine Beschreibung:

process (a,b,c,d) 
variable x : integer;
begin
  x := a;
  if (x=3) then
    ...
    x := x+b;
  end if;
  if (x>10) then
    ...
  end if;
  x := x-5;
  if (x<c) then
    ...
    erg <= x+d;
  else
    x := x-d;
    erg <= x+x+a;
  end if;
end process;

Alles schön logisch und klar, wenn es einfach nur der Reihe nach 
abgearbeitet wird. Aber extrem aufwendig, wenn es gleichzeitig 
abgearbeitet werden muss, weil dann ja alle Berechnungen und alle if's 
in Kombinatorik umgesetzt werden müssen.

Und das ist das Problem, das Software-Programmierer verfallen: sie 
möchten die bequeme Seite von Variablen "nutzen", wundern sich dann, 
dass die resultierende Hardware "nur noch" 10MHz schafft...

[Duke Scarring (Gast)]

FPGA-Progger schrieb im Beitrag #3149157:
> Duke Scarring schrieb:
>> Ich baue mir an jede Zahl ein enable dran. Und nur wenn das '1' ist
>> wird auch weitergerechnet.
> Könntest Du mir bitte erklären, wie das gemeint ist?

Z.B. so (ungetestet):

entity accu is
  port (
    clk         : in  std_ulogic;
    data_in     : in  unsigned(...);
    data_in_en  : in  std_ulogic;
    data_out    : out unsigned(...);
    data_out_en : out std_ulogic
  );
end entity accu;

architecture rtl of accu is

  signal count : integer range 0 to 127 := 0;
  signal sum   : unsigned(...) := (others =>'0');

begin

  process
  begin
    wait until rising_edge( clk);

    data_out_en <= '0';

    if data_in_en = '1' then

      if count = 127 then
        data_out    <= sum;
        data_out_en <= '1';
        sum         <= data_in;
      else
        sum         <= data_in + sum;
      end if;

      if count = 127 then
        count <= 0;
      else
        count <= count + 1;
      end if;

    end if;
  end process;

end architecture rtl;

D.h. immer wenn das zugehörige enable auf '1' passiert was mit den 
Daten. Genauso wir nur bei gültigen Ausgangsdaten das entsprechende 
enable gesetzt.

Wenn Du eine mehrstufige Berechnung hast, kannst Du so einfach alle 
Stufen hintereinander schalten. Die nächste Stufen rennt erst dann los, 
wenn die vorhergehende fertig ist.

Duke

[Hans (Gast)]

ungewöhnlicher stil