Morgen!=) Ich zeichne gerade meine erste Platine, und bin so gut wie fertig. Nun frage ich mich, wie ich mehrere Entkopplungskondensatoren auf meinem Board richtig verbinde. Es geht um 2 seitige PCB. Der freie Platz auf der untere Seite wird als GND Ebene benutzt. Genau so wird auch die obere Seite für VCC verwendet. Auf meiner Platine befinden sich rel. viele High Speed Bauteile (CPLD und 3 ADC) die bei Frequenz von max. 200 Mhz arbeiten werden. Nun Frage ich mich, ob ich die Kondensatoren einfach so (s.Bild, links) mit den entsprechenden Ebenen kontaktieren darf, oder soll ich jede entkoppelte Vcc Leitung getrennt routen (s. Bild rechts) Spielt es überhaupt eine Rolle, welche Methode ich nehme?
Angehängte Dateien:
-
bsp.png
17 KB
Dicke Leitungen (Flächen) haben den Vorteil niedriger Induktivität, der Strom fliesst auf ihnen in möglichst gerader Linie, also möglichst direkt und nicht auf Umwegen. Es kommt auf möglichst kurze Wege an und dass die (Masse/VCC)Flächen nicht schlitzförmig zerschnitten werden. Aber CPLDs brauchen mehr als einen Kondensator. Siehe AN1032 von cypress.com
Gehe einmal mit dem Finger von Chip in der Mitte ueber den VCC PIN zum BCC Pin des Entkoppel Cs und dann ueber den GND Pin des Entkoppel Cs zum GND pin des IC und zurueck zum Chip in der Mitte. Versuche, die eingeschlossene Flaeche so klein wie moeglich zu bekommenn.Im Beispiel oben rechts wuerde ich auch eine direkte Vebindung zwischen GND von C und IC machen und nicht den Umweg ueber die VIAs gehen.
Böser Kommunist schrieb: > Ich zeichne gerade meine erste Platine, und bin so gut wie fertig. Nun > frage ich mich, wie ich mehrere Entkopplungskondensatoren auf meinem > Board richtig verbinde. Dafür gibt es folgende Grundregeln: 1. So nahe wie möglich am jeweiligen Pin. 2. Ist im Layerstack die Groundplane das die näheste Plane, so ist der Entkoppelkondesator am Vcc Pin angebracht, ist eine Vcc-Plane näher so gehört er an den GND-Pin. (Jeweil bezogen auf das Vcc-GND-Pin-Pärchen). 3. Der Strom durchfließt das Pad des Kondensator bzw. der Kondensator ist nicht in irgend einem Seitenzweig des Strompades angebracht. 4. Beim zweilagigen Aubau gehört auf die Top-Seite das Signalrouting. Also gehört der Kondensator immer zum Vcc Pin. Auf die GND-Plane (Bottom side) wird grundsätzlich mit min. einem Via "durchgenagelt" 5. Via-in-pad ist zu bevorzugen, man bedenke aber schlechte Reflowfähigkeit. Wenn möglich blind oder plugged Vias verwenden. Böser Kommunist schrieb: > Auf meiner Platine befinden sich rel. viele High Speed Bauteile (CPLD > und 3 ADC) die bei Frequenz von max. 200 Mhz arbeiten werden. Das ist mit 2 Lagen nur sehr schlecht machbar. Da wirst nur schwer durch EMV durchkommen. Bei so einer Frequenz brauchst du eigentlich eine Groundplane und die zerhackst du warscheinlich mit deinen Signalen so und so. Oder bekommst du alles auf TOP geroutet? Böser Kommunist schrieb: > Nun Frage ich mich, ob ich die Kondensatoren einfach so (s.Bild, > links) mit den entsprechenden Ebenen kontaktieren darf, oder soll ich > jede entkoppelte Vcc Leitung getrennt routen (s. Bild rechts) Nimm 4 Lagen und Standartaufbau: SIGNAL TOP (incl. Bauteile) GND VCC SIGNAL BOT Dein Hersteller soll dir zwischen GND und VCC einen möglichst kleinen Abstand beim Prepreg machen. Entstörkondensatoren holst dir aus dem VCC eine möglichst kurze Leiterbahn raus dann Kondensatorpad und auf VCC-Plane mit einem Via. Das andere Kondensatorpad sofort auf GND-Plane ebenfalls mit Via.
Angehängte Dateien:
-
Kondensator.png
1,3 KB
Hallo, am rechten IC ist das schlecht gelöst, die meisten Applikationshinweise empfehlen eine Struktur IC-Pad -> C-Pad -> Via. Das ist auch logisch nachvollziehbar, besonders aus dem Zusammenhang, dass verschiedene ICs voneinander entkoppelt werden sollen. Eine korrekte Ausführung siehe Bild. Eine Ausführung mit IC-Pad -> Via -> Via -> C-Pad ist zweitklassig bis schlecht, je nach Schaltverhalten des ICs. Natürlich ist die ideale Lösung nicht immer möglich, aber 200 MHz ist für echte HF-Spezialisten auch bloss ein etwas unruhiger Gleichstrom. Gruss Reinhard
Reinhard Kern schrieb: > Eine Ausführung mit IC-Pad -> Via -> Via -> C-Pad ist zweitklassig bis > schlecht, je nach Schaltverhalten des ICs. Das ist ein weit verbreiteter aber sehr einfach zu erklärender Irrtum. Wir sprechen hier immer von der ESL (engl. Equivalent Series Inductivity L) der Anbindung als parasitären Effekt. Ab einer Leitungsdistanz von ~10mm so sagt man ist die Anbindung mit 2 Via durchaus ein legitimes Mittel, da die Strecke IC Pad -> Via -> Plane -> Via -> Kondensator Pad bedeutend niederinduktiver ist als eine lange aber doch meist dünne Leiterbahn IC Pad -> Leiterbahn -> Kondensator Pad. Alternativ ist natürlich eine Leiterbahn mit einer entsprechenden Fläche. Allerdings hat man diese Fläche meist nicht, sonst würde man ja den Kondensator in der Nähe des IC-Pins platzieren. Reinhard Kern schrieb: > am rechten IC ist das schlecht gelöst, die meisten Applikationshinweise > empfehlen eine Struktur IC-Pad -> C-Pad -> Via. Dem muss man uneigeschränkt zustimmen. Reinhard Kern schrieb: > Das ist auch logisch > nachvollziehbar, besonders aus dem Zusammenhang, dass verschiedene ICs > voneinander entkoppelt werden sollen. Sagen wir mal wir wollen die ICs einzeln von Rail- und Groundnoise entkoppeln. Woher die kommt sei nun erstmal zweitrangig. Reinhard Kern schrieb: > Natürlich ist die ideale Lösung nicht immer möglich, aber 200 MHz ist > für echte HF-Spezialisten auch bloss ein etwas unruhiger Gleichstrom. Es gibt genügend Leute die leider schon bei einem 4 MHz Quarz scheitern und mit dem knallhart +10dB über Grenzwert fahren ... Reinhard Kern schrieb: > Eine korrekte Ausführung siehe > Bild. Da würde ich die Leitungen nochmals deutlich dicker machen, wenn die Frequenz mal steigen sollte. Thermisch macht das beim Reflow nichts, das sollte jeder (Hersteller und Bastler) bei seinem Lötprozess im Griff haben bei dieser mickrigen Leitungslänge ...
>>aber 200 MHz ist >>für echte HF-Spezialisten auch bloss ein etwas unruhiger Gleichstrom. Der war gut!
Linüx schrieb: > Ab einer > Leitungsdistanz von ~10mm so sagt man ist die Anbindung mit 2 Via > durchaus ein legitimes Mittel 10mm sind für einen Stütz-, Entkoppel- oder was auch immer Kondensator auch schon ein verdammt weiter Weg. Der Ausgleichstrom bei Änderungen der Stromaufnahme muss dann ja über 2 Vias in Serie fliessen, die induktiv eine Katastrophe sind, die meisten Kommentatoren halten 1 Via schon für schädlich und plädieren dafür, lieber 2 parallel zu nehmen. Die Via-Plane-Via Anordnung kann daher nur ein Notbehelf sein, wenn es garnicht anders geht. Bei den BGAs mit innenliegenden Versorgungsanschlüssen kommt man mit diesen Regeln allerdings sowieso in unauflösbare Schwulitäten und muss ganz anders arbeiten, aber das ist auch ein ganz anderes Thema. Gruss Reinhard
Linüx schrieb: > Sagen wir mal wir wollen die ICs einzeln von Rail- und Groundnoise > entkoppeln. Hab ich vergessen zu beantworten. Das ist richtig, aber eben die halbe Wahrheit. Die andere Hälfte: wir wollen VCC und GND abschotten gegen die Schwankungen am IC, also die Gegenrichtung. Das ist der Grund dafür C zwischen IC und den Plane-Anschluss zu setzen. Was im konkreten Fall wichtiger ist, hängt davon ab, ob das IC mit seinen Schaltvorgängen selbst ein Störenfried ist oder eher empfindlich für die Störungen die von aussen kommen. Wie eben sonst auch bei EMV, man muss beide Richtungen berücksichtigen. Die Konsequenzen sind meist ähnlich, aber das Gleiche ist es nicht. Gruss Reinhard
Lothar Miller hat da die beste Kurzfassung: http://www.lothar-miller.de/s9y/categories/14-Entkopplung
Danke für die Anworten. Leider ist bei mir die "IC-Pad -> C-Pad -> Via" konfiguration aus platzgründen nicht überall möglich... Die meisten Caps für CPLD ( das sind etwa 8 stück) befinden sich auf der Rückseite...
René Z. schrieb: > Lothar Miller hat da die beste Kurzfassung: Ist das der mit der Miller-Kapazität? Gruss Reinhard
Angehängte Dateien:
-
BGA.png
26 KB
Böser Kommunist schrieb: > Die meisten Caps für CPLD ( das sind etwa 8 stück) befinden sich auf der > Rückseite... Watt mutt dat mutt, sagt man glaube ich im Norden. Ich habe ja schon erwähnt, dass man bei BGAs anders vorgehen muss, dazu anbei ein Layout mit einem FPGA mit 3 Versorgungsspannungen, BGA auf Top (gelb) und Kondensatoren auf Bot (rot), die anderen Lagen habe ich weggelassen, sonst sieht man garnichts mehr. Alle Anschlüsse der Kondensatoren führen zum nächsten BGA-Pad mit Versorgungsspannung und per Via auf eine Plane des entsprechenden Potentials. Keine der Verbindungen ist optimal wie hier im Thread beschrieben, aber auch keine schlechter als nötig. Insgesamt müsste das erstmal jemand besser hinkriegen, und es gab auch keinerlei Beanstandungen des Kunden. Layouten ist immer ein Kompromiss. Gruss Reinhard
Reinhard Kern schrieb: >> Sagen wir mal wir wollen die ICs einzeln von Rail- und Groundnoise >> entkoppeln. > Das ist richtig, aber eben die halbe Wahrheit. Die andere Hälfte: > wir wollen VCC und GND abschotten gegen die Schwankungen am IC, > also die Gegenrichtung. Das ist eigentlich die wichtigere Richtung, denn 1. interessiert das den Kollegen vom EMV-Labor und 2. kommt das Ground-Bouncing ja üblicherweise von ICs Wenn also alle ICs lokal entkoppelt sind, dann macht uns nur noch der Strom Sorgen, der über Ausgänge aus einem IC herausfließt, dann woanders hindurchfließt, und von dort über Vcc oder GND wieder zurück muss, weil erst dann der Stromkreis geschlossen und Herr Kirchhoff zufrieden ist...
Reinhard Kern schrieb: > Linüx schrieb: >> Ab einer >> Leitungsdistanz von ~10mm so sagt man ist die Anbindung mit 2 Via >> durchaus ein legitimes Mittel > > 10mm sind für einen Stütz-, Entkoppel- oder was auch immer Kondensator > auch schon ein verdammt weiter Weg. Der Ausgleichstrom bei Änderungen > der Stromaufnahme muss dann ja über 2 Vias in Serie fliessen, die > induktiv eine Katastrophe sind, die meisten Kommentatoren halten 1 Via > schon für schädlich und plädieren dafür, lieber 2 parallel zu nehmen. Das ist definitiv richtig so. Mehr als 2 Vias sind aber keineswegs zu empfehlen. > Die Via-Plane-Via Anordnung kann daher nur ein Notbehelf sein, wenn es > garnicht anders geht. Es ist aber oft nicht zu vermeiden. Leider sind nicht alle Hersteller so konsequent und haben ihr Pinning so angepasst, dass GND und VCC pin immer nebeneinander liegt. Ein weit verbreiteter Irrtum bzw. Fehler ist es den Vcc pin "gut" zu behandeln aber dafür den GND-pin zu vernachlässigen. Und wenn Vcc und GND pin nicht direkt nebeneinander liegen, dann liegen sie meist an gegenüberliegenden bzw. diagonalen Ecken und dann hat man so und so zumindest im GND pfad: Via - Plane - Via. Also immer so nah wie möglich hin. 2 Vias sind ebenfalls ein guter Ansatz, aus gleichem Grund verwendet man ja auch 2 Entkoppelkondensatoren parallel wenn es kritischer wird -> ESL runter. Reinhard Kern schrieb: > Die andere Hälfte: wir wollen VCC und GND abschotten gegen die > Schwankungen am IC, also die Gegenrichtung. Das ist der Grund dafür C > zwischen IC und den Plane-Anschluss zu setzen. Das impliziert aber (wie Lothar auf seiner Homepage darstellt), dass natürlich IC -> Kondensator -> Via -> Plane/Rail folgt und nicht IC -> Via zu Plane-> Kondensatorpad. Dann würden Ausgleichsströme nämlich über die Plane fließen bevor sie überhaupt entkoppelt/entstört werden könnten. Damit würden Störungen voll reingekoppelt werden. Reinhard Kern schrieb: > Ich habe ja schon > erwähnt, dass man bei BGAs anders vorgehen muss, dazu anbei ein Layout > mit einem FPGA mit 3 Versorgungsspannungen, BGA auf Top (gelb) und > Kondensatoren auf Bot (rot), die anderen Lagen habe ich weggelassen, > sonst sieht man garnichts mehr. Ein interessantes Dokument auch vom iMX6 by Freescale da geht es um Entkopplung aber auch DDR3 Bus Routing. Sehr empfehlenswert http://cache.freescale.com/files/32bit/doc/user_guide/IMX6DQ6SDLHDG.pdf Das vorliegende Design kommt mir komisch vor - gabs da keine Vcc-Plane? Reinhard Kern schrieb: > Layouten ist immer ein Kompromiss. Ein sehr wahres Wort - und Philosophie ist es auch noch. Siehe die 90° Ecken. Man sollte sich aber auch nicht auf sowas versteifen. Beim Layouten ist das einzige was zählt Erfahrung. Wissen gibt es gut aus Büchern - das ist nicht das komplizierte sich sowas anzulesen. Das einzig komplizierte am Layouten ist, dass man Erfahrung haben muss. Und die gibt es nun mal nur durch Fehler.
Lothar Miller schrieb: > Reinhard Kern schrieb: >>> Sagen wir mal wir wollen die ICs einzeln von Rail- und Groundnoise >>> entkoppeln. >> Das ist richtig, aber eben die halbe Wahrheit. Die andere Hälfte: >> wir wollen VCC und GND abschotten gegen die Schwankungen am IC, >> also die Gegenrichtung. > Das ist eigentlich die wichtigere Richtung, denn > 1. interessiert das den Kollegen vom EMV-Labor und Ja man darf einfach beides nicht vernachlässigen. Die meisten legen entweder total Wert auf Signalintegrität - die anderen auf EMV. Der Goldene Mittelweg ist "der" Weg der zu gehen ist. Wobei sich ja EMV und SI nicht zwangsläufig ausschließen müssen.
Linüx schrieb: > Das vorliegende Design kommt mir komisch vor - gabs da keine Vcc-Plane? Eine? Viele - Spass beiseite, natürlich sind solche Potentiale mit planes realisiert, aber wenn alle Lagen angezeigt werden, blicke nicht mal ich mehr durch. Abgebildet sind nur Top und Bottom, weitere 4 oder 6 Lagen kommen dazu und sind auch voll. Prinzipiell kann man in ein BGA hinein keine Versorgungsleiterbahnen ausreichender Breite legen, alle solchen Anschlüsse gehen auf planes mit dem entsprechenden Potential. Gruss Reinhard
Reinhard Kern schrieb: > Prinzipiell kann man in ein BGA hinein keine Versorgungsleiterbahnen > ausreichender Breite legen, alle solchen Anschlüsse gehen auf planes mit > dem entsprechenden Potential. Eben darum frage ich - für einen CLPD / FPGA reichen diese L-förmigen roten Leiterbahnen nämlich wohl eher nicht aus. Wozu sind denn die denn dann da diese roten Traces? Wäre es nicht sinnvoller gewesen jeweils direkt auf die passenden Powerplane ein Via zu setzen? Baust du dir damit quasi eine Vcc-Schleife? Hat das einen tieferen Sinn? Oder missverstehe ich da einfach gerade dein Layout?
Linüx schrieb: > für einen CLPD / FPGA reichen diese L-förmigen > roten Leiterbahnen nämlich wohl eher nicht aus. Das ist auch nur eine Neben-Versorgungsspannung, wie man ja sehen kann, die nur an 4 Kondensatoren geht und an Versorgungspins, die zufällig oder bedacht alle aussen liegen. Hat mit Vcc nichts zu tun. Linüx schrieb: > Wäre es nicht sinnvoller gewesen jeweils > direkt auf die passenden Powerplane ein Via zu setzen? Man kann durchaus denken, dass man auch für dieses Potential noch eine extra Layer hernehmen sollte, aber dann hätte die LP 2 Lagen mehr gehabt, mein Kunde ist durchaus froh darüber, wenn nicht mehr Lagen verwendet werden als unbedingt notwendig. Dass du anderer Meinung bist nehme ich halt zur Kenntnis, man kann bei einer realen LP immer über irgendetwas anderer Meinung sein. Allerdings war das garnicht das Thema, es ging ja darum wie man die Kondensatoren für mehrere Versorgungsspannungen vernünftig platzieren und anschliessen kann, und nicht um eine Kritik jeder einzelnen Leiterbahn, von denen du ja sowieso nur einen kleinen Bruchteil sehen kannst. Du bist ja wohl der Meinung, das Ganze sei Murks, dann mach halt einen konkreten Vorschlag, wo du in so einem Fall die Kondensatoren unterbringen würdest. Alles was du sonst auszusetzen hast geht am Thema vorbei, wir diskutieren hier schon viel zu lang über etwas das keiner wissen wollte. Gruss Reinhard PS eine LP dieser Art, ist ja nur eine von vielen, hat i.d.R. 4 bis 6 Versorgungsspannungen.
Reinhard Kern schrieb: > Dass du anderer Meinung bist > nehme ich halt zur Kenntnis, man kann bei einer realen LP immer über > irgendetwas anderer Meinung sein. Nein um Gottes willen. Ich bin da nicht grundsätzlich anderer Meinung. Ich dachte das seine deine Decoupling für Vcc. Dann hätten wir vielleicht verschiedene Meinungen. Wenn das nicht das Vcc Decoupling ist, dann trennt unsere Meinungen rein garnichts. Ob man jetzt dafür ein extra Planepärchen braucht darüber könnte man sicher streiten, kommt halt auf die Art der Versorgung an und was sie machen muss. Ich dachte nur das wäre dein Vcc. Die L-Form ist ja so und so eigentlich sehr geschickt gewählt. Asche über mein Haupt. Generell glaube ich kann man über jede Leiterplatte streiten. Worüber wir hier diskutieren sind ja extreme Kleinigkeiten die bei irgend welchen besonderen Layouts zum tragen kommen. Und da macht sowieso jeder was er will und kocht seinen eigenen Brei. Jeder Meister lobt seinen Kleister wie man glaube ich sagt. Da steckt natrürlich auch viel Philosophie dahinter. Man kann ja tausende Bücher lesen und man bekommt tausende Meinungen. Und wie man sieht muss ja jeder seiner Ausführung treu bleiben - denn bei den Entwicklern ist es sowieso immer das gleiche. Man selbst ist doch der Beste und hat es am meisten drauf =) Wenn ich mir jetzt z.B. Lothars Homepage anschau http://www.lothar-miller.de/s9y/categories/14-Entkopplung und die Viaplatzierungen dann bekomm ich die Kriese was er da als "am Falschesten" darstellt. So mache ich seit Jahren meine Leiterplatten und ich hab sie noch alle durch EMV gebracht und alle haben funktioniert. Und der Lothar ist mindestens genauso ein guter Entwickler wie ich. Und solange das alles funktioniert und wir weder bei EMV noch bei SI durchfallen ist das ja auch alles legitim. So jetzt bin ich still - hab schon wieder angefangen allen meine Meinung aufzubrummen.
Linüx schrieb: > Wenn ich mir jetzt z.B. Lothars Homepage anschau > http://www.lothar-miller.de/s9y/categories/14-Entkopplung und die > Viaplatzierungen dann bekomm ich die Kriese was er da als "am > Falschesten" darstellt. So mache ich seit Jahren meine Leiterplatten und > ich hab sie noch alle durch EMV gebracht und alle haben funktioniert. Ich habe nicht behauptet, dass es so nicht geht. Ich zeige dort nur (und begründe es) warum es anders besser geht. Das Fazit ist: die IC-Ströme lokal halten. Dass es meist in einem Kompromiss endet (wie z.B. beim Thema Durchsteiger und BGA im Beitrag "Abblockkondensatoren, wie routen?"), heißt nicht, dass es nicht hilft, zu wissen, wie man es richtig macht. > Und solange das alles funktioniert und wir weder bei EMV noch bei SI > durchfallen ist das ja auch alles legitim. Das ist der Trick an der Sache. Wenn man aber durchfällt, dann ist es gut, zu wissen, an welcher Schraube noch gedreht werden könnte. Auch mein Schaltregler-Beispiel ist eines aus der selbst erfahrenen Praxis: durchgefallen, untersucht, nachgedacht, überarbeitet, bestanden. http://www.lothar-miller.de/s9y/categories/40-Layout-Schaltregler
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.