Abbildung von Algorithmen

[Victoria L. (computerfrosch)]

Hallo erstmal!

Ich muss eine Ausarbeitung zu dem Thema "VHDL: Abbildung von 
Algorithmen" machen, allerdings kann ich mir darunter nichts vorstellen.
Kann mir das jemand erklären?

mfG

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Victoria Liebl schrieb:
> "VHDL: Abbildung von Algorithmen"
Es geht wahrscheinlich um die Synthese von Berechnungen und deren 
Umsetzung in Hardware: wie sieht ein Addierer aus? Wie ein 
Multiplizierer? Und wie macht man eine Division in Hardware? Kann man 
eine Matrizenberechung synthetisieren?

[Victoria L. (computerfrosch)]

Danke für die Antwort!
Aber das ich bräuchte andere Informationen.
z.b welche entscheidungen - betreffend das design - am beginn einer 
algorithmen implementierung gemacht werden muss(z.b. bei einem IIR oder 
FIR Filter. Wie bestimmt man die Abtastrate bzw. wie bestimmt man die 
Systemfrequenz? oder wie stehen die im Verhältnis zueinander? Wie 
berechnet man den Leistungsverbrauch?
Wie viele Daten kann man am Ende "hinausschicken" bei einer bestimmten 
Frequenz. usw.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Victoria Liebl schrieb:
> Wie bestimmt man die Abtastrate bzw. wie bestimmt man die
> Systemfrequenz? oder wie stehen die im Verhältnis zueinander?
Das hat doch mit VHDL nichts zu tun. Das ist einfach nur Systemdesign. 
Ob da letztlich ein FPGA dann mit VHDL oder Verilog beschrieben oder ein 
DSP programmiert wird, das wird mit diesen Überlegungen untersucht.

> Wie berechnet man den Leistungsverbrauch?
Auch das hat mit VHDL rein gar nichts zu tun. Denn hier geht es ja um 
die reale Umsetzung in Hardware.

Irgendwo klafft da eine Lücke zwischen deinen Posts...

[Victoria L. (computerfrosch)]

Dann habe ich das im ersten Post möglicherweise falsch beschrieben.
Könnten Sie mir bezüglich der gestellten Frage weiterhelfen?

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Victoria Liebl schrieb:
> Könnten Sie mir bezüglich der gestellten Frage weiterhelfen?
Nein, die Frage an sich ist zu global und unverbindlich gestellt.

> Wie berechnet man den Leistungsverbrauch?
Ok, das macht die Toolchain, die es für jedes FPGA gibt (Power 
Estimator, Power Analyzer), oder man rechnet es manuell aus: 
http://www.latticesemi.com/lit/docs/technotes/TN1052.pdf
Wenn es dagegen von VHDL in ein ASIC geht muss ich passen. Aber ich 
denke auch die ASIC-Toolchain wirft da was ab...

> welche entscheidungen - betreffend das design - am beginn einer
> algorithmen implementierung gemacht werden muss(
Welche Vektorbreite muss verarbeitet werden? Welche Rechengenauigkeit 
ist nötig?

Zur Abtastfrequenz die Stichworte Shannon, Nyquist und Oversampling.

Idealerweise wählt man die Systemfrequenz so hoch wie nötig aber so 
niedrig wie möglich. U.a. weil schnelle Designs schwieriger zu 
implementieren sind, aber auch wegen Stromverbrauch und EMV.

[Victoria L. (computerfrosch)]

Vielen Dank. Das hilft mir sehr weiter. :)

[Schlumpf (Gast)]

Lothar Miller schrieb:
> Wenn es dagegen von VHDL in ein ASIC geht muss ich passen. Aber ich
> denke auch die ASIC-Toolchain wirft da was ab...

.. das tut sie ;-)

[Michael W. (Gast)]

Lothar Miller schrieb:
> Idealerweise wählt man die Systemfrequenz so hoch wie nötig aber so
>
> niedrig wie möglich.

und weil Filter mit hoher Abtastfrequenz viele Koeffizienten brauchen, 
weswegen der ganze Schmodder nicht mehr ins FPGA passt:

Beitrag "Digitale Filter-ICs oder ASICs"