Hallo Leute Ich bin dabei eine Platine zu entwerfen mit 4 Layern Nun wollte ich anfangen zu routen, weiß jetzt aber nicht, wie ich das Layer Setup meiner Platine in Eagle mache. Der Aufbau sollte wie folgt sein #: Kupfer -:Core ||:Vias #||#||##########||## Signal -||-||----------||-- Prepreg ####||##########||## VCC ----||-----||---||-- Core ###########||###||## GND -------||--||---||-- Prepreg #######||##||###||## Signal Wie kann ich diese Vias realisieren. Ich muss einmal VCC an Top und Bottom haben Dann auch GND an Top und Bottom und ein durchgäniges Via von Top zu Bottom. Wäre nett wenn jemand mir da helfen kann und vielleicht auch die "Layer-Setup-Formel" hier rein schreiben kann. Thx im voraus Seprim
Seprim schrieb: > und vielleicht auch die > "Layer-Setup-Formel" hier rein schreiben kann. die haben schon leute inkl erklärung und beispiel ins handbuch geschrieben.
Wilst du wirchlich solche Vias haben, du weist bestimmt was sowas extra kostet? Warum nicht einfach alle Vias komplet durch.
Bin der gleiche Seprim wie im obigen Beitrag, jetzt nur angemeldet :-) Weil eagle mir dann nur vias von z.B. Layer Bottom zu Layer Top macht, aber kein Via von Top zu GND. Oder mache ich da was falsch? Hab das mit Follow Me gemacht. Die Kosten sind kein Problem, da wir diese an der Hochschule selbst fertigen. kostet dann nur Zeit.
Leg doch einfach auf die Zwischenlagen je ein Polygon mit den Versorgungssignalen, dann past das schon
Sebastian R. schrieb: > Die Kosten sind kein Problem, da wir diese an der Hochschule selbst > fertigen. Deine Hochschule kann auch nichts fertigen, was technisch nicht realisierbar ist (aber es kann natürlich sein, dass sie das glauben). Blind Vias haben ein Aspect Ratio von maximal 1:1, jedenfalls überall in der industriellen Fertigung, d.h. ein 0,4 mm Loch kann man auch nur 0,4 mm tief bohren, damit erreicht man nur die nächste Lage, wenn überhaupt. Sonst muss man eben ein Via von Top bis Bottom verwenden. Deine Wünsche sind also nicht erfüllbar. Mit Eagle hat das nichts zu tun, das ist ein Frage der Fertigung. Gruss Reinhard
Seprim schrieb: > Wie kann ich diese Vias realisieren. Gar nicht. Vierlagige Leiterplatten werden hergestellt, indem man erst zwei zweilagige herstellt ("Prepregs"), und die dann mit einem Laminatkern zusammenpappt. Danach kann man nochmal bohren und metallisieren. Daher kannst Du Vias immer nur durch ein Lagen-Paar oder durch den gesamten Stack setzen.
Das war früher mal, inzwischen sind auch Sackloch Kontaktierungen möglich. Ach von beiden Seiten aus an der gleichen Stelle. Aber da muß wohl auch ein Layer als Isolation und Abstandshalter für Bohrtolersanzen stehen bleiben. An den TS: Benutzt du zum ersten mal Eagele? Hast du schon mal einfach da irgendwohin ein Via gesetzt? Oder erwartest du das Eagle deine Gedanken errät und an den richtigen Stellen das selber macht.
soul eye schrieb: > Vierlagige Leiterplatten werden hergestellt, indem man erst zwei > zweilagige herstellt ("Prepregs"), und die dann mit einem Laminatkern > zusammenpappt. Danach kann man nochmal bohren und metallisieren. Die Beschreibung ist so nicht korrekt. Prepregs haben kein Cu, das gibt es nur bei Kernmaterial. 1. Innenlagen (Kernmaterial, kein Prepreg) strukturieren und ätzen 2. Prepregs und Cu-Folie aufpressen (die beiden Aussenlagen) 3. Bohren 4. Galvanik 5. Aussenlagen (siehe Schritt 2) strukturieren und ätzen Man könnte zwar auch für die Aussenlagen Kernmaterial nehmen, aber das wird teurer, weil in der Fertigung aufwändiger (aussenliegende Kerne).
soul eye schrieb: > Vierlagige Leiterplatten werden hergestellt, indem man erst zwei > zweilagige herstellt ("Prepregs"), und die dann mit einem Laminatkern > zusammenpappt. Schlicht Quatsch. Die Aussenlagen werden erst als letztes geätzt, nachdem der ganze Aufbau verpresst ist - nach der beschriebenen Methode ginge das ja garnicht. Es wird ein Core gefertigt, d.h. eine 2seitige, nicht durchkontaktierte LP, da werden auf beiden Prepregs draufgelegt und abschliessend Cu-Folie. Aber es hat eigentlich keinen Sinn, das hier zu 258. mal zu beschreiben, fast jeder LP-Hersteller hat entsprechende Dokumente auf seiner Website. Und hier im Forum habe ich das auch schon mehr als oft genug beschrieben. Schon die Bezeichnung 2lagiger Leiterplatten als Prepreg zeugt von 100% Unkenntnis, eigentlich sollte man auf solchen Blödsinn garnicht mehr eingehen, wenn dadurch nicht immer und immer wieder falsche Tatsachen verbreitet würden. Gruss Reinhard
> Weil eagle mir dann nur vias von z.B. Layer Bottom zu Layer Top macht, > aber kein Via von Top zu GND. Diese durchgehenden Vias kontaktieren nicht nur TOP mit BOT sondern auch die dazwischenliegenden Vias. Dir ist schon klar dass die kostenlose Version von Eagle zwar 4 Lagen kann, davon aber nur 2 Lagen mit Verdrahtung. Zwei weitere nur als Power-Lage mit durchgehender GND- bzw. VCC-Fläche.
Angehängte Dateien:
-
16-05-2013_20-44-33.jpg
34 KB
@poster: Wenn ich versuche ein Via anzulegen gibt er mir nur die Option (1-16) @asd: wir benutzen eine Education Professional Version, dadurch haben 999 Schaltplan-Blätter, 16 Signal-Layer zur verfügung
Sebastian R. schrieb: > Wenn ich versuche ein Via anzulegen gibt er mir nur die Option > (1-16) Hast du denn in "DRC" weitere angegeben? In Eagle werden die zulässigen Vias an dieser höchst merkwürdigen Stelle mit einer höchst merkwürdigen Formel definiert. Näheres im Handbuch und in vielen Threads hier, die Frage dürfte so etwa monatlich auftauchen. Gruss Reinhard
Bevor das hier zu einer Delphi-Studie wird: ist es denn so schwierig, mal ein Bild des in EAGLE eingestellten Setups aus DRC/Layers hier einzustellen? Arno
Bei 1-16 geht das Via einemal durch die ganze Platiene, sowas ist eigendlich Standart. Diese halben Löcher sind das schon exotischer und deutlich aufwändiger (und teurer) zu produzieren. Dei einem 1-16 Via kanst du in jeder Zwischellage das Signal oder die Versorgungsspannung abgreifen. Wilst du wirklich aus Platzgründen ein PCB mit vergrabenen Vias und blind Vias erstellen?
Angehängte Dateien:
-
17-05-2013_18-05-10.jpg
150 KB
Hier einmal das Bild des DRC das ich momentan habe @ king nicht ganz Ich brauche auf TOP und BOT jeweils GND und VDD
So gibts natürlich nur die Via-Layerauswahl 1-16. Das hier kommt deinen Vorstellungen am nächsten: ([2:1+(2*15)+16:15]) Wenn auf der anderen Seite kein VIA sein darf, muss man eben mit 2 versetzten auf die Oberfläche kommen. In http://www.cadsoft.de/downloads/file/layer-setup_designrules.pdf sind einige Beispiele drin. Arno
Sebastian R. schrieb: > Ich brauche auf TOP und BOT jeweils GND und VDD Das geht technisch nicht ohne weiteres (hat mit Eagle garnichts zu tun, sondern mit der Fertigung): Blind Vias können nach dem Stand der Technik eine Aspect Ratio von 1 haben, d.h. ein Via mit 0,4mm kann nur 0,4mm tief sein. Bei deiner LP könntest du also nicht die übernächste Lage kontaktieren, du müsstest grössere Vias nehmen. Ausserdem müsstest du 5 Sorten Vias definieren: 1-2, 1-15, 1-16, 2-16, 15-16. Aber statt eines Vias über 3 Lagen fragt sich, ob du dann nicht gleich ein durchgehendes nehmen kannst. Viel macht das nicht aus, der Preis hängt davon ab, ob Blind Vias auf beiden Seiten gebraucht werden, die Tiefe hat keinen Einfluss, das macht die Bohrmaschine mit ihrer Z-Achse. Der Entwurf wird mit zunehmender Zahl an Via-Typen aber auch nicht einfacher. Mein Zuken-System wählt die übrigens automatisch aus. IBM hat mal für Grossrechner Keramik-ML entwickelt mit bis zu 500 Lagen, wobei eine Verbindung von jeder der 500 Lagen zu jeder anderen erlaubt war. Kannst du dir vorstellen, wie komplex da ein Layout wird? In Eagle müsstest du in der Gleichung in DRC mehr als 100000 Vias bzw. Lagenpaare definieren. Gruss Reinhard
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.