Ausgangslogik CMOS Grundgatter

[Horst P. (horstp)]

Hallo zusammen.
Wieso hat ein AND(4071) oder OR(4081) Gatter im Ausgang 3 Inverter 
hintereinander. Wieso nicht nur einen?

[Buffer (Gast)]

Horst Paul schrieb:
> Hallo zusammen.
> Wieso hat ein AND(4071) oder OR(4081) Gatter im Ausgang 3 Inverter
> hintereinander. Wieso nicht nur einen?

Keine direkte Antwort aber vielleicht hilft der Link:
http://www.ti.com/general/docs/lit/getliterature.tsp?literatureNumber=scha004&fileType=pdf

[(prx) A. K. (prx)]

Es gibt einerseits die CD4071/81B von RCA/TI mit je einem Inverter pro 
Eingang, einem eigentlichen Gatter und 2 Invertern am Ausgang. Die 
NAND/NORs haben demgegenüber nur einen Puffer dahinter.

Die Versionen von Fairchild hingegen, auf die sich Horst wohl bezieht, 
haben das Gatter direkt ungepuffert vorne, dafür aber 3 Inverter 
dahinter. Deren NAND/NOR Gatter haben immer noch 2 Puffer dahinter.

Es sieht also so aus, als ob gepufferte Gates mindestens 2 Puffer in 
jedem Signalweg haben. Bei Fairchild sind die eben alle dahinter, im 
Oiginal ist einer davon davor. Die Originalversion erscheint mir der 
Pegel wegen sinnvoller.

[Wolfgang (Gast)]

Horst Paul schrieb:
> Wieso nicht nur einen?
Weil drei hintereinander eine höhere Verstärkung haben und dadurch eine 
steilere Übertragungsfunktion (Ue -> Ua) erzeugen.