PlanAhead VHDL Editor verbuggt

[Thomas (Gast)]

Hallo, hat schonmal einer von euch den PlanAhead VHDL Editor verwendet. 
Ich habe das Gefühl, dass dieser völlig verbuggt ist. Unter Anderem kann 
man keine ordentlichen Tabstops setzen, die sind immer unterschiedlich 
lang und beim Löschen sind es auch nur Leerzeichen. Dann kann man 
teilweise keine ganzen Zeilenblöcke koppieren. Manchmal fehlen dann in 
jeder Zeile die ersten Buchstaben.
Kennt einer von euch ebenfalls diese Problematik?
Kann man das beheben oder ist es einfach eine sch... Software?

[Boris (Gast)]

Hallo Thomas,
welche Version von pA benutzt du denn? Ich kann gerne mal schauen ob das 
bei mir auch der Fall ist. Ich könnte dann verschiedene Versionen fix 
testen. Aufgefallen ist mir bis jetzt noch nichts, aber ich benutze 
hauptsächlich das Platform Studio und hin und wieder mal gedit ;)
Gruß Boris

[Boris (Gast)]

Thomas schrieb:
> Unter Anderem kann
> man keine ordentlichen Tabstops setzen, die sind immer unterschiedlich
> lang und beim Löschen sind es auch nur Leerzeichen.

Hab ich gerade vergessen zu beantworten. Die Länge der Tabstops lässt 
sich für gewöhnlich konfigurieren. Auch ob es sich um einen 
herkömmlichen Tabstop handelt oder ob dieser durch Leerzeichen ersetzt 
werden soll ist konfigurierbar. Dies macht auch Sinn wenn man z.B. mit 
verschiedenen anderen Werkzeugen arbeitet. In der EDK nimmst du diese 
Einstellungen unter Edit -> Preferences -> ISE Text Editor vor. In pA 
müsste es ähnlich gehen.

[Boris (Gast)]

Boris schrieb:
> In pA
> müsste es ähnlich gehen.

planAhead: Tools -> Options -> General und hier im Unterreiter Text 
Editor.
Hier kannst du auch einen alternativen Texteditor auswählen (: