Hallo alle zusammen, ich habe da mal eine Frage und habe diese leider nicht durch Google beantwortet bekommen. Folgendes: Wenn ich als Speicherzelle ein FlipFlop oder eine SRAM Zelle nehme heißt es ja, dass die SRAM Zelle auf dem Silizium wesentlich weniger Fläche verbaucht als das FLipFlop. Jedenfalls wird das immer gesagt. Das ist doch korrekt oder? Jetzt habe ich mir mal den Aaufbau einer SRAM Zelle und eines FlipFlops angeschaut und dabei gesehen, dass beides eigentlich das gleiche ist. Beide benötigen 4-6 Transistoren (evtl. mal 8). Außerdem wird überall geschrieben, dass eine SRAM Zelle aus einem FlipFlop aufgebaut wird. Was ist denn nun der Unterschied? Bzw. wo liegt der Unterschied bezüglich der verbrauchten Fläche auf dem Silizium? Hat es damit zu tun, dass die SRAM Zelle einen einfacheren Aufbau als das FlipFlop hat und so besser auf dem Silizium platziert werden kann? Vielleicht kann mich ja einer von euch aufklären oder mir einen Link empfehlen? Danke !!
Das Äquivalent zu einer SRAM-Zelle als Logik-Gatter ist ein RS-Flipflop. Aber ein RS-Flipflop hat üblicherweise getrennte Eingänge und Ausgänge, eine SRAM-Zelle nicht. SRAM-Zellen treten massenhaft auf, weshalb sie von Hand so optimiert werden, dass Stromverbrauch und Geschwindigkeit zur Anforderung passen. Flipflops im Bereich der random logic hingegen werden automatisch erzeugt.
Im SRAM sind halt noch Adressdecoder, Multiplexer usw. drin und ein Paar Signale des FF nicht direkt steuerbar( S und R sind mit Logikgattern zusmmengefasst). Beide FF könnte man jedoch gleich groß machen (bzw. in der gleichen Technologie fertigen).
Hier eine typische SRAM-Zelle: http://de.wikipedia.org/wiki/Static_random-access_memory Besteht aus 2 Pmos und 4 Nmos Transistoren Allein ein CMOS NAND-Gate besteht aus 4 Transistoren: http://en.wikipedia.org/wiki/Cmos Nun zum Vergleich ein D-Flipflop: http://www.vlsitechnology.org/html/cells/vsclib013/dfnt1.html 12 Nmos und 12 Pmos Transistoren 6:24 SRAM-Bitzelle zu Flipflop
Bastian schrieb: > Wenn ich als Speicherzelle ein FlipFlop oder eine SRAM Zelle nehme heißt > es ja, dass die SRAM Zelle auf dem Silizium wesentlich weniger Fläche > verbaucht als das FLipFlop. Jedenfalls wird das immer gesagt. Wer sagt das? > Das ist doch korrekt oder? Kommt auf den Kontext an. Das kann richtig sein oder falsch. Aber im Prinzip ist eine SRAM-Zelle ein Flipflop. Andererseits ist Flipflop ein Oberbegriff für eine Menge verschiedener Schaltungen. Und eine SRAM-Zelle braucht mindestens noch einen (oder 2) Freigabeanschlüsse, um die Zelle auch adressieren zu können. Sie ist also mehr als ein nacktes Flipflop. > Was ist denn nun der Unterschied? Bzw. wo liegt der Unterschied > bezüglich der verbrauchten Fläche auf dem Silizium? Wie ein Vorredner sagte, werden SRAM-Zellen meist in großen Mengen und in sehr regulären Strukturen (typischerweise eine 2D-Matrix) integriert. Da lohnt es sich dann, durch Handoptimierung jedes bisschen Chipfläche einzusparen (und die simple Struktur erleichtert das auch). Bei Logikfunktionen mit wesentlich unregelmäßigerer Struktur wird die Chipgröße idR. vom Platzbedarf der "Verdrahtung" (Metallisierungslayer) bestimmt. Selbst wenn man da an der Fläche für das eigentliche Flipflop sparen könnte, hätte man am Ende kaum etwas davon. XL
bko schrieb: > Hier eine typische SRAM-Zelle: > http://de.wikipedia.org/wiki/Static_random-access_memory > Besteht aus 2 Pmos und 4 Nmos Transistoren > Allein ein CMOS NAND-Gate besteht aus 4 Transistoren: > http://en.wikipedia.org/wiki/Cmos Relevanz? Was läßt dich glauben, ein RS-Flipflop würde außerhalb des Klassenzimmers tatsächlich aus zwei NAND-Gattern gebildet? > Nun zum Vergleich ein D-Flipflop: > http://www.vlsitechnology.org/html/cells/vsclib013/dfnt1.html > 12 Nmos und 12 Pmos Transistoren Und was läßt dich glauben, ein D-Flipflop wäre das Flipflop? Gar das Flipflop, das am ehesten mit einer SRAM-Zelle vergleichbar ist? > 6:24 SRAM-Bitzelle zu Flipflop Eher Äpfel zu Birnen XL
Schaut euch mal die Funktionsweise der SRAM-Zelle mit 6 Mosfets an, da kommen schon einige Einschränkungen zutage: Das eigentliche Flipflop bestehend aus zwei Invertern hat eigentlich nur Ausgänge (Q und /Q). Diese werden als Eingänge genutzt, indem sie beim Schreibvorgang mehr oder weniger gegen GND bzw. VCC kurzgeschlossen werden. Diese Methode spart zwar Mosfets ein, ist aber nicht besonders schön. Damit die Ströme beim Schreiben nicht allzu hoch werden, werden die Flipflop-Mosfets relativ schwach ausgelegt (was immerhin wieder Chip-Fläche spart). Deswegen braucht man aber für die IC-Ausgang zusätzliche Treiberstufen. Da die Ausgangssignale des Flipflops zudem durch die beiden Mosfets zur Ankopplung an die Bit-Leitungen verfälscht werden, benötigt man zu sicheren Bestimmung des gespeicherten Logikwerts einen Lesekomparator. Während bei einem "richtigen" Flipflop der Ausgang ständig aktiv ist, kann eine SRAM-Zelle wegen der als Eingänge genutzten Ausgänge während des Schreibvorgangs nicht gelesen werden. Fazit: Die SRAM-Zelle mit 6 Mosfets ist kein vollständiges Flipflop, da es sich nur zusammen mit einer speziellen Schreib-/Leselogik betreiben lässt. Diese fällt beim SRAM-Baustein nicht ins Gewicht, da man diese Logik für Tausende oder sogar Millionen von Speicherzellen nur einmal benötigt (genauer gesagt, einmal pro Datenleitung des ICs). Ein Einzel-Flipflop würde dadurch aber recht aufwendig werden. Um auch die anderen Nachteile der SRAM-Zelle zu umgehen, werden Einzel-Flipflops anders als SRAM-Zellen aufgebaut. Ein einfaches taktzustandsgesteuertes D-Flipflop (die Amis bezeichnen das als "Latch") mit permanenten Ausgängen und ohne den "Kurzschlusstrick" kann immerhin schon mit 8 Mosfets realisiert werden. Werden zusätzliche Features gewünscht (Flankentriggerung, Set-/Reset-Eingänge, J-/K-Eingänge usw.) steigt der Aufwand natürlich deutlich an. Solche "High-End"-Flipflops haben dann aber auch gar nichts mehr mit der primitiven SRAM-Zelle zu tun.
Axel Schwenke schrieb: > bko schrieb: >> Hier eine typische SRAM-Zelle: >> http://de.wikipedia.org/wiki/Static_random-access_memory >> Besteht aus 2 Pmos und 4 Nmos Transistoren > >> Allein ein CMOS NAND-Gate besteht aus 4 Transistoren: >> http://en.wikipedia.org/wiki/Cmos > > Relevanz? Was läßt dich glauben, ein RS-Flipflop würde außerhalb des > Klassenzimmers tatsächlich aus zwei NAND-Gattern gebildet? > >> Nun zum Vergleich ein D-Flipflop: >> http://www.vlsitechnology.org/html/cells/vsclib013/dfnt1.html >> 12 Nmos und 12 Pmos Transistoren > > Und was läßt dich glauben, ein D-Flipflop wäre das Flipflop? Gar das > Flipflop, das am ehesten mit einer SRAM-Zelle vergleichbar ist? > >> 6:24 SRAM-Bitzelle zu Flipflop > > Eher Äpfel zu Birnen > Eher du, der keine Ahnung hat. Ich sagte nicht das Flipflops aus Nands gebaut werden, ich wollte nur zeigen das selbst ein NAND schon 4 Transitoren braucht. Und die Webseite ist von Graham Petley, ehemals ASIC-Designer bei VLSI-Technology, und mit-Entwickler von einigen ASCI-Digital Libraries! Und meine Wenigkeit bastelt auch schone länger Chips zusammen, und alle Flipflops schauen dem auf der Webseite ähnlich, nur darf ich diese hier natürlich nicht zeigen...
Ok.. Vielen Dank für die Antworten. Habe mir schon gedacht, dass man die beiden nicht DIREKT miteinander vergleichen kann. Aber nun habe ich ein guten Einblick in den Vergleich der beiden Strukturen bekommen!! Hat mir sehr geholfen !! Danke !!
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.