Couldn't implement registers Prescaler problem

[GS (chromosoma)]

Hallo. Ich baue hier geade einen CLK Prescaler für meinen Hobbyrojekt 
auf CPLD.
Leider bekomme ich folgende Fehlermeldung:

Error (10822): HDL error at FIRMWARE.vhd(161): couldn't implement 
registers for assignments on this clock edge

Die Fehler hatte ich schon   mehrmals gehabt, und könnte es 
selbsständig lösen. Normalerweise lag es daran, dass  ein Signal in 
mehreren Statemens  gleichzeitig zugewisen wurde.
Hier ist es  nicht der Fall (so sehe ich das :)

PROCESS(CLK_250, PRSCL,CLK_ADC_SIG)---CLK FOR ADC
BEGIN
CASE PRSCL IS
WHEN 1 =>  ----NO PRESCALER
   CLK_ADC<=CLK_250;--- IF NO PRESCLAER THEN ASSIGN CLK TO ADC_CLK
WHEN  OTHERS => ---ELSE USE PRESCALER 
   IF(CLK_250'EVENT AND CLK_250='1')THEN
   ADC_PRSC<=ADC_PRSC+1;
   IF(ADC_PRSC=PRSCL)THEN
         ADC_PRSC<='1';
   CLK_ADC_SIG<= NOT CLK_ADC_SIG;--- FLIP VALUE
   END IF;
   END IF;
  CLK_ADC<=CLK_ADC_SIG;---ASSIGN VALUE
END CASE;
END PROCESS;

Please help:)

[GS (chromosoma)]

also. DAs ist jetzt wirklich komisch, ich  habe gerade

IF(CLK_250'EVENT AND CLK_250='1')THEN


 durch

IF(CLK_250='1')THEN


 ersetzt, und das Problem ist plötzlich weg ...

Ich dachte immer diese beide Ausdrücke sind equivalent.

Kann mir jemand bitte erklären, was da passiert ist?

[Spülknecht (Gast)]

Böser Kommunist schrieb:
> Ich dachte immer diese beide Ausdrücke sind equivalent.
Keineswegs, der erste generiert flankengesteuerte Flipflops für die 
zugewiesenen Signale, der 2. Pegelgesteuerte Flipflops (von deren 
Verwendung aber im allgemeinen abgeraten wird)

Und hast du nicht genau hier zwei Zuweisungen zum Signal ADC_PRSC?
Böser Kommunist schrieb:
> ADC_PRSC<=ADC_PRSC+1;
>    IF(ADC_PRSC=PRSCL)THEN
>          ADC_PRSC<='1';
Und wie weist du außerdem einmal einen Integer-Wert zu und einmal einen 
bit-Wert?

[GS (chromosoma)]

Morgen:)

 Also die Sache mit 'bit'  Zuweisung war zwar ein Fehler den ich 
übersehen habe,hatte aber nichts dem Problem zu tun.

 Ich habe mein Prescaler mit dem Code realisiert:

IF(CLK_250='1')THEN
  
   IF(ADC_PRSC<PRSCL)THEN
      ADC_PRSC<=ADC_PRSC+1;

   ELSE
    ADC_PRSC<=1;
    CLK_ADC_SIG<= NOT CLK_ADC_SIG;--- FLIP VALUE
   CLK_ADC<=CLK_ADC_SIG;---ASSIGN VALUE
   END IF;
 END IF;

Schreibe ich CLK'event noch dazu,  kommt es wieder zu obiger 
Fehlermeldung.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Mal eine kleine Anregung zum Nachdenken: wo steht der Takt üblicherweise 
in VHDL Beschreibungen? Und wo steht er bei dir?

Du wirst die Arbeit in 2 Schritte aufteilen müssen, weil/wenn du es 
nicht in 1 Prozess bekommst:
1. Den Teiler
2. Den Multiplexer (ungeteilter Takt und geteilter Takt)

[GS (chromosoma)]

Ehm, der Takt steht üblicheweise am  Anfang des Processes. Aber ich 
dache so würde es auch gehen.
Wieso muss ich jetzt die Arbeit aufteilen, wenn   der obige  Code in 
Simulation problemslos funktioniert?

[GS (chromosoma)]

Ok, ich habe es so gemacht, wie  mir Lothar es emphohlen hat, 
schließlich hat er mehr Erfahrung als ich:)

WITH CLK_DIV SELECT
     CLK_ADC <= CLK_250 WHEN '0',
                CLK_ADC_SIG WHEN OTHERS;



PROCESS(CLK_250, PRSCL)---CLCK FOR ADC
BEGIN
   IF(CLK_250='1' AND CLK_250'EVENT)THEN
     CASE PRSCL IS
    WHEN 0 =>
      CLK_DIV<='0';--- IF NO PRESCLAER THEN ASSIGN CLK_250 TO ADC_CLK
     ADC_PRSC<=1;
     CLK_ADC_SIG<='1';
    WHEN  OTHERS => ---ELSE USE PRESCALER 
      CLK_DIV<='1';
     IF(ADC_PRSC<PRSCL)THEN
      ADC_PRSC<=ADC_PRSC+1;
      ELSE
       ADC_PRSC<=1;
       CLK_ADC_SIG<= NOT CLK_ADC_SIG;--- FLIP VALUE
       
   END IF;
     END CASE;   
   END IF;
END PROCESS;