Xilinx Digital Clock Manager, einfache VHDL Beispiele gesucht

[Norbert (Gast)]

Hallo,

ich bin auf der Suche nach einfachen Beispielen in VHDL wie ich den 
Digital Clock Manager (DCM) verwenden kann. Es geht mir nur um eine 
einfache Veränderung der Clock-Frequenz mit einem frei wählbaren Faktor.

Eine Suche im Internet war bislang nicht so ergiebig. Da konnte ich 
keine einfachen Beispiele mit intuitivem Inhalt finden.

Mir ist bekannt, dass es im ISE einen DCM Wizard gibt um solchen Code zu 
generieren. Aber da erscheint bei mir ein Schild mit der Aufschrift:

"Spartan 6 Benutzer müssen leider draußen bleiben."

Oder ich mache irgendwie was falsch oder habe etwas übersehen. Das kann 
mit 50+ schon mal passieren.


Vielen Dank schon mal für nette, weiterführende Ratschläge ;-)


Beste Grüße,

Norbert

[Daniel__M (Gast)]

Hi,

Taktbausteine sind üblicherweise sehr technologieabhängig und können 
nicht vhdl-generisch beschrieben werden. Das ist meines Wissens bei 
allen Herstellern so. Bei Xilinx muss man den Wizard nicht nutzen. Für 
einfache Konfigurationen kann man den dcm-clock manager auch als 
componente instanziieren und per generics einstellen. Diese 
funktionieren dann meist auch bei neueren FPGAs, da dort Wrapper 
existieren, die die Parameter auf die neue Technologie anpassen.

[Christian R. (supachris)]

In ISE -> Edit -> Language Templates gibts für die Instanziierung aller 
Spezial-Komponenten Beispiele. Einfach mal durchklickern, ich glaube bei 
Device Primitives müsste das sein. Aber der Core Generator kann auf 
jeden Fall auch DCM für den Spartan 6 erzeugen, nur heißt das dort dann 
"Clocking Wizard" für die neueren Chips. Da kannst du dann später 
zwischen PLL und DCM auswählen.

[Norbert (Gast)]

Christian R. schrieb:
> In ISE -> Edit -> Language Templates gibts für die Instanziierung aller
> Spezial-Komponenten Beispiele. Einfach mal durchklickern, ich glaube bei
> Device Primitives müsste das sein. Aber der Core Generator kann auf
> jeden Fall auch DCM für den Spartan 6 erzeugen, nur heißt das dort dann
> "Clocking Wizard" für die neueren Chips. Da kannst du dann später
> zwischen PLL und DCM auswählen.

Hallo Christian,

vielen herzlichen Dank für die hilfreichen Hinweise! Die Beispiele werde 
ich mir mal genauer anschauen. Die Generierung mit dem Clocking Wizard 
funktioniert bestens. Das war genau das, was ich gesucht habe.
Beste Grüße,

Norbert

[René D. (Firma: www.dossmatik.de) (dose)]

Eine DCM muss über Taktpuffer verdrahtet werden.


siehe auch das Beispiel für den Spartan3.

http://www.dossmatik.de/ghdl/vga1024_768.vhd

[Norbert (Gast)]

René D. schrieb:
> Eine DCM muss über Taktpuffer verdrahtet werden.

Hallo René,

das wird, wenn genwünscht, auch vom Clocking Wizard übernommen (hab ich 
mittlerweile rausgefunden). Man kann wählen, ob man einen externen 
Puffer verwendet oder ob der Wizard hierfür den Code generieren soll:

"You can select which buffer type drives your input clock, and this is 
then instantiated in the provided source code. If your input buffers are 
located externally, selecting "No buffer" leaves the connection blank."

Ist trotzdem gut zu wissen, dass man einen Puffer benötigt. Vielen Dank 
für den Hinweis.

Beste Grüße,

Norbert