Power-Up Level Warnung bei Synthese, warum?

[Hubi (Gast)]

Hallo Zusammen,

ich habe mal eine kurze Frage.

Ich habe in meinem Design ein Monoflop, das mit einem Counter umgesetzt 
ist welcher vom Max-Wert auf Null runter zählt. Beim Reset wird der 
Counter mit dem Max-Wert initialisiert, da es dort gleich aktiviert 
werden soll.

Beim Builden bekomme ich jedoch vom Synthese-Tool (Altera Quartus II) 
die Warnung:

Critical Warning: Ignored Power-Up Level option on the following registers
Critical Warning (18010): Register [..] will power up to High

Frage:
1.) Bedeutet "Ignored Power-Up Level" dass er die Initialisierung mit 
dem Max-Wert ignoriert?

2.) Warum ist das überhaupt ein Problem? Ich sollte doch im Prozess beim 
Reset angeben was ich will, ob logisch Eins oder Null sollte doch egal 
sein?

Hier der VHDL-Code

    monoflop : PROCESS (clk, reset_n)
        variable counter : integer range 0 to maxval;        
    BEGIN
        IF (reset_n = '0') THEN
            output  <= '1';
            counter := maxval;
        ELSIF (clk'EVENT AND clk = '1') THEN
            IF (enable = '1') THEN
                IF (input = '1') THEN
                    output  <= '1';
                    counter := maxval;
                ELSE
                    IF (counter > 0) THEN
                        output <= '1';
                        counter  := counter - 1;
                    ELSE
                        output <= '0';                   
                    END IF;
                END IF;
            END IF;
        END IF;    
    END PROCESS monoflop;

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Hubi schrieb:
> 1.) Bedeutet "Ignored Power-Up Level" dass er die Initialisierung mit
> dem Max-Wert ignoriert?
Ja und Nein:
Er wird der Variablen (warum eigentlich eine Variable?) beim Anlegen 
eines aktiven Resetsignals den maxval zuweisen. Aber er wird beim 
PowerUp diesen maxval nicht berücksichtigen. Du hast das übrigens auch 
nirgends verlangt, weil du ja gar keinen Init-Wert angegeben hast...

> 2.) Warum ist das überhaupt ein Problem?
Das liegt idR. an der internen Struktur des FPGAs.

[Hubi (Gast)]

Lothar Miller schrieb:
> Hubi schrieb:
>> 1.) Bedeutet "Ignored Power-Up Level" dass er die Initialisierung mit
>> dem Max-Wert ignoriert?
> Ja und Nein:
> Er wird der Variablen (warum eigentlich eine Variable?) beim Anlegen
> eines aktiven Resetsignals den maxval zuweisen. Aber er wird beim
> PowerUp diesen maxval nicht berücksichtigen. Du hast das übrigens auch
> nirgends verlangt, weil du ja gar keinen Init-Wert angegeben hast...


Ahh vielen Dank, ist klar, gar nicht dran gedacht. Danke!