Forum: FPGA, VHDL & Co. Wishbone Bus Einführung


von Vendetta (Gast)


Lesenswert?

Hallo zusammen,

es tut mir leid, aber ich muss euch leider mit einer ziemlichen 
Laienfrage nerven: Uns zwar möchte ich im Rahmen eines Projektes 
Signale, die mir mein FPGA erzeugt, mittels Wishbone Bus auf meinen DDR 
RAM schreiben. Hab mir jetzt die Spec und Doku für Wishbone angeschaut, 
aber leider immernoch keine Ahnung wie ich das anfangen soll. Könnt ihr 
mir helfen?

Vendetta

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

Vendetta schrieb:
> mittels Wishbone Bus auf meinen DDR RAM schreiben.
Dann brauchst du noch einen IP-Core, der dir den Wishbone auf den 
Speicherbus anpasst, denn DDR-Speicher haben keinen Wishbone-Anschluss. 
Hast du so einen Core?

von Vendetta (Gast)


Lesenswert?

Nein, da habe ich nichts. Was gibts denn da?

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

Vendetta schrieb:
> Was gibts denn da?
Welches FPGA hast du denn?

BTW:
kennst du den Begriff Salamitaktik?
BTW2:
Die nächsten Fragen wären dann zur Datenmenge und zur Übertragungsrate 
(duvchschnittlich/maximal)...

von Vendetta (Gast)


Lesenswert?

Xilinx Spartan 6 Series
64 Bit Datenbreite, bei jedem Zyklus will ich einmal auslesen. Wobei mir 
mit etwas allgemeineren sachen zunächst besser geholfen wäre, wie 
gesagt, absolute Anfängerin...

von Vendetta (Gast)


Lesenswert?

Achja, und oben steht das falsch - ich will nicht reinschreiben sondern 
auslesen, dh. die Daten liegen davor schon im RAM.

von Gustl B. (-gb-)


Lesenswert?

Und wie kommen die in den RAM?

Also an welchem Chip hängt der RAM? Am FPGA, an einem SoC ... und wie 
sind die verbunden.

Irgendwie musst oder willst du ja vom FPGA aus auf den RAM zugreifen, da 
wäre es am naheliegensten, den RAM auch direkt mit dem FPGA zu verbinden 
- allerdings müsstest du dann auch mit dem FPGA ins RAM schreiben.

Du kannst auch den RAM an ein SoC hängen und das SoC dann irgendwie mit 
dem FPGA verheiraten. Da kommt es dann ganz darauf an wie die Beiden 
untereinander verbunden sind.

von Vendetta (Gast)


Lesenswert?

Werden davor einmal aufgespielt. Wie ist noch nicht klar, aber das lässt 
sich ja später immernoch stricken.

von Vendetta (Gast)


Lesenswert?

Achja, der RAM hängt am FPGA

von NoName (Gast)


Lesenswert?


von Gustl B. (-gb-)


Lesenswert?

Wieso willst du jetzt genau den Wishbone? Wenn du dir im FPGA die 
Signale erzeugst die du in der RAM schreiben oder die Daten 
verarbeitest, die du aus dem RAM liest, dann geht das doch auch ohne?

von Vendetta (Gast)


Lesenswert?

Danke für den Link :)
Nein, ich hab es oben falsch geschrieben - die Daten liegen schon im 
FPGA davor und werden dann scheibchenweise ausgegeben. viel mehr 
passiert auch nicht

von René D. (Firma: www.dossmatik.de) (dose)


Lesenswert?

Mit deinem Wissen solltest du einen SRAM bevorzugen. Der ist einfacher 
in der Ansteuerung.

von Vendetta (Gast)


Lesenswert?

Danke René, aber das liegt leider nicht in meinem Etnscheidungsbereich.
Jedenfalls habs ich mir mit dem MIG jetzt ein Interface gebaut. Wie geht 
es denn dann weiter?

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.