Forum: Mikrocontroller und Digitale Elektronik Verständnisfrage ARM At91Sam9G20 Chip Select EBI


von hiall (Gast)


Lesenswert?

Hallo Gemeinde,

ich bin gerade dabei eine Software zu schreiben welche auf einem 
AT91SAM9G20 mit embedded Linux laufen soll.

Es gibt bei dem ARM ja 8 Chip Select Lines welche teilweise benutzt (CS1 
SDRAM, CS3 NAND) und teilweise noch zur Verfügung stehen. Nun habe ich 
an einem weiteren CS einen weiteren DPRAM angeschlossen (noch 
theoretisch).

Wie muss ich jetzt mit dem Chip Select umgehen. Muss das jedenmal 
händisch über den PIO Controller gesetzt werden, wenn ich darauf 
zugreiffen möchte oder übernimmt das der Adressdecoder/Chip Select 
Asignor welcher im External Bus Interface vorhanden ist (S136 DataSheet 
http://www.atmel.com/Images/doc6384.pdf) und ich habe nichts weiter 
zutun als auf den Adressbereich zuzugreiffen?

Ich hoffe auf einen Gedankenanstoß bzw. Suchbegriffe zu diesem Thema.

Danke

von Nur ein Gast (Gast)


Lesenswert?

Automatisch. Siehe S.19

LG

von sascha (Gast)


Lesenswert?

Hallo,
also die Chipselects werden schon vom Decoder und gegebenenfalls von der 
Peripherie automatisch gesetzt, da das ja auch alles in ns 
Zeitintervallen ableuft.
Einige CS sind fest der Peripherie zugeordnet und z.B. das DRAM 
Interface hat ja auch seine eigenen Steuerleitungen.
Z.B. so hat der 9G10 für das SDRAM seine eigene A10 Adressleitung, die 
nicht mit der A10 Adressleitung des SRAM verwechselt werden darf.

Je nach dem was angeschlossen werden soll, muss vorher in dem Manual 
geprüft werden, welche CS sich dafür eignen (also in Frage kommen).

Gruß Sascha

von Nur ein Gast (Gast)


Lesenswert?

sascha schrieb:
> Hallo,

Hallo

> also die Chipselects werden schon vom Decoder und gegebenenfalls von der
> Peripherie automatisch gesetzt, da das ja auch alles in ns
> Zeitintervallen ableuft.
> Einige CS sind fest der Peripherie zugeordnet und z.B. das DRAM
> Interface hat ja auch seine eigenen Steuerleitungen.
> Z.B. so hat der 9G10 für das SDRAM seine eigene A10 Adressleitung, die
> nicht mit der A10 Adressleitung des SRAM verwechselt werden darf.
>

So ein Quatsch. Die Adress- und Datenleitung sind multiplexed. Deshalb 
gibt es ja gerade ein Chipselect.

> Je nach dem was angeschlossen werden soll, muss vorher in dem Manual
> geprüft werden, welche CS sich dafür eignen (also in Frage kommen).
>
> Gruß Sascha

LG

von Sascha (Gast)


Lesenswert?

Hallo Gast, bau doch mal eine Leiterplatte damit auf, dann wirst du es 
vieleicht auch bemerken was da Quatsch ist !!!!!

Gruß Sascha

von Nur ein Gast (Gast)


Lesenswert?

Sascha schrieb:
> Hallo Gast, bau doch mal eine Leiterplatte damit auf, dann wirst
> du es
> vieleicht auch bemerken was da Quatsch ist !!!!!

Hallo,

habe ich schon. Macht Atmel aber auch selbst. Siehe Beispielsweise 
http://www.atmel.com/Images/doc6495.pdf S.15
Aber Du scheinst es ja besser zu wissen...

>
> Gruß Sascha

LG Gast

von Sascha (Gast)


Lesenswert?

Hallo Gast, ich glaube wir reden aneinander vorbei.
Es geht doch nur darum mit welchem Chipselect ich welche Hardware (also 
welchen Baustein) ansteuern kann. Und da ist eben nicht alles ganz so 
frei.
Von den Adress und Datenleitungen war keine Rede.

Man muss natürlich stark aufpassen von welchem Chip man ausgeht.
Die älteren Typen wie 9G10,9260 und 9263 usw. haben da noch etwas mehr 
ausnehmen.

Aber zurück zur Frage von hiall, man muss nur im PIO Controller für das 
entsprechende CS das gewünschte "alternativ function" auswählen.
Die nicht verwendeten CS kann man weiter als I/O Port benutzen.

Gruß Sascha

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.