Eindeutiger Anfangszustand FSM wie definieren

[Chris B. (cbb)]

Hallo Zusammen,

ich habe eine FSM in VHDL geschrieben.
Diese Funktioniert auch richtig, nur sind die Anfangszustände, also 
nachdem der FPGA (Microsemi Igloo AGLN250) neu bestromt oder der 
Programmcode neu hochgeladen wurde, nicht definiert.
Bei der Synthese bekomme ich außerdem folgendes Warning:

Initial value is not supported on state machine state

Die FSM initialisierung sieht folgendermaßen aus.

type fsm is (initial_condit, init, idle, ...);  -- Def. Zustandsautomat 
signal state : fsm := initial_condit; -- Startzuweisung FSM

Habt Ihr Beispiele wie man ein solches Problem lösen könnte?

Schon einmal vielen Dank für Eure Antworten.

Grüße

[jibi (Gast)]

Du hast Syntax error. Das geht normalerweise.

Gruß Jonas

[Chris B. (cbb)]

Ich habe keinen Syntaxerror.
Das Programm ist synthetisierbar und läuft auch in der Hardware.
Es kommt lediglich das Warning bei der Synthese wie oben beschrieben...

Ich bin mir nun nicht sicher ob die Anfangszustände tatsächlich 
definiert sind.

Grüße

[Christoph (Gast)]

Ich mache es so, wie man mir das Beigebracht hat (grad noch schnell in 
meinem Buch die Bestätigung gesucht):

FsmStates: process (ClkSend, Reset) is
  begin  -- process FSMstates
    if reset = '1' then                 -- asynchronous reset (active high)
      CurrentState <= Init;
    elsif rising_edge(ClkSend) then         -- rising clock edge
      CurrentState <= NextState;
    end if;
  end process FSMstates;

[Falk B. (falk)]

Einige Synthesetools unterstützen die Initialisierung der Signale, 
andere nicht. Dann braucht man halt einen (a)synchronen Reset.

[Chris B. (cbb)]

Also ich habe den Startwert der FSM bei mir initial vergeben.
Habe jetzt nochmals einen weiteren "warte auf Signal state" davor 
geschrieben:

type fsm is (initial_condit, init, idle, ...);  -- Def. Zustandsautomat 
signal state : fsm := initial_condit; -- Startzuweisung FSM

-- hier steht normalerweise weiterer Code

case state is

when initial_condit =>

          if(startflag = '1')then
          state <= init;
          else null;
          end if;

Anscheinend springt die FSM jetzt trotz Warning in den richtigen State.

Was ist da nur los? Ist eine initiale Zuweisung nun möglich?

[Chris B. (cbb)]

Falk Brunner schrieb:
> Einige Synthesetools unterstützen die Initialisierung der Signale,
> andere nicht. Dann braucht man halt einen (a)synchronen Reset.

Für diesen Asynchronen Reset könnte ich beispielsweise einen Taster
der in Hardware entprellt wird (z.B. durch Reset Monitor), welcher auf 
einen IO-Pin am FPGA führt, realisieren?

Dann diesen Pin als Eingang an einen "Reset VHDL" Block, welcher
wiederum alle VHDL Blöcke welche auf den FPGA geladen werden "steuert".

Wie sieht es dann beim Power Up aus? Kann dieser Block auch hier schon
alle weiteren Blöcke z.B. nach 5 Taktzyklen neu starten?
Hier wüsste ich nicht, wie ich es realisieren kann.

Schonmal danke für eure Antworten.

Viele Grüße

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Chris B. schrieb:
> Für diesen Asynchronen Reset könnte ich beispielsweise einen Taster
> der in Hardware entprellt wird (z.B. durch Reset Monitor), welcher auf
> einen IO-Pin am FPGA führt, realisieren?
Da muss in Hardware nichts entprellt werden.

> Dann diesen Pin als Eingang an einen "Reset VHDL" Block, welcher
> wiederum alle VHDL Blöcke welche auf den FPGA geladen werden "steuert".
Richtig: der Reset muss einsynchronisiert und synchron deaktiviert 
werden. Sonst kann es dir passieren, dass dein Design nicht richtig 
anläuft...

> Wie sieht es dann beim Power Up aus? Kann dieser Block auch hier schon
> alle weiteren Blöcke z.B. nach 5 Taktzyklen neu starten?
> Hier wüsste ich nicht, wie ich es realisieren kann.
Lies das Datenblatt zu deinem FPGA. Ein Powerup ist ja nun nichts so 
Aussergewöhnliches, dass nur du von dieser Thematik betroffen wärst.