Forum: FPGA, VHDL & Co. VHDL Kenntnisse wie beurteilen?


von Roter Kater (Gast)


Lesenswert?

Hallo.
Ich stelle gerade meinen Lebenslauf zusammen, und unter "Besondere 
Kenntnisse" will ich VHDL  angeben.

Wie bewerte ich , ob meine VHDL Kenntnisse  gut,sehr gut, 
fortgeschritten oder nur Grundkenntnisse sind?

Ich habe die VHDL/FPGA programmierung mir selbst beigebracht.  Mein 
letztes Hobbyprojekt war die Mustererkennung mit CCD-Kamera. Dabei habe 
ich das Bild auf xVGA Bildschirm ausgegeben, und dort einen bestimmten 
Muster erkannt( z.B. blauer Dreieck). Das Projekt beinhaltete  VGA,SPI 
und UART Interface, welche ich selbst in VHDL geschrieben habe.
  Außerdem kenne ich mich gut mit Quartus  und bisschen  mit NIOSII aus.

Sind das   noch Grundkenntnisse, oder schon Fortgeschritten?

Ich will nicht, dass mein Chef mir später sagt:"Schreib bitte einen HTML 
Server auf VHDL" du kannst doch  sehr gut VHDL....

von Leonard Lebewohl (Gast)


Lesenswert?

Roter Kater schrieb:
> Hallo.
> Ich stelle gerade meinen Lebenslauf zusammen, und unter "Besondere
> Kenntnisse" will ich VHDL  angeben.
>
> Wie bewerte ich , ob meine VHDL Kenntnisse  gut,sehr gut,
> fortgeschritten oder nur Grundkenntnisse sind?

Schreib:
praktische Erfahrung Musterkennung im FPGA (Design entry VHDL)

Das ist es was zählt, die Entwicklung von funktionsfähigen FPGA-designs, 
VHDL - kenntnisse allein sind zweckfrei. Egal ob Grund- oder 
Fortgeschrittene Kenntnisse

Genauso mit C, die Sprache zu kennen (syntax, compileroptionen) heisst 
nicht das man einen mikrocontroller mit c programmieren kann.

Merke, wer Kenntniss vom Hammer hat kann trotzdem unfähig sein einen 
Nagel in die Wand zu schlagen.

MfG,

von FPGA-Vollprofi (Gast)


Lesenswert?

VHDL-Kenntnisse "sehr gut" ist ja leicht zu erzielen. Wenn man es drauf 
anlegt, kriegt man die Sprache in 6 Monaten perfekt drauf. Schon in 3 
Wochen kann man alles lernen, was man an Wichtigem braucht, um 
Loszulegen. Leider nutzt einem die Sprache erstmal nichts, wie gesagt 
wurde.

Was eigentlich gefragt werden müsste, wären Kenntnisse im FPGA-Design 
oder von mir aus VHDL für ASICs, bzw Testbench-Design, 
Schaltungskonzepte, Wissen über Interfaces, Standards und Busse. Da 
sieht es anders aus. Fachmann ist man da nach 10 Jahren.

Am Besten ist es immer, man schreibt die Zahl der Jahre hin, die man 
tätig war und dann den Anteil an FPGA. Z.B. 8 Jahre 50% - > 4 Jahre FPGA 
Knowhow.

von Holger H. (holger-h-hennef) Benutzerseite


Lesenswert?

FPGA-Vollprofi schrieb im Beitrag #3374864:
> Was eigentlich gefragt werden müsste, wären Kenntnisse im FPGA-Design
> oder von mir aus VHDL für ASICs, bzw Testbench-Design,
> Schaltungskonzepte, Wissen über Interfaces, Standards und Busse. Da
> sieht es anders aus. Fachmann ist man da nach 10 Jahren.
Das ist auch ein Endloses Rad....
@Roter Kater
Tip:
Du kannst ja noch verifying a design mit in die Bewerbung aufnehmen.

Das ist ganz wichtig für  z.B TÜV usw. Doku ..


Z.B Von Guy Eschemann
Link:
http://www.eeweb.com/spotlight/interview-with-guy-eschemann
How do you go about verifying a design?
....
What is the hardest/trickiest bug you have ever fixed?
....
CLOCK DOMAIN CROSSING
CLOSING THE LOOP ON CLOCK DOMAIN FUNCTIONAL IMPLEMENTATION PROBLEMS
Link:
http://w2.cadence.com/whitepapers/cdc_wp.pdf

Do you have any tricks up your sleeve?
FPGA designs are hard to debug, so I try to add all the logic I can to 
detect errors at runtime. For example, I like to monitor the over- and 
underrun flags of every FIFO in a design. Also, if a design uses an 
external memory, I will always add error detection mechanisms like frame 
checksums or parity bits to detect storage or transmission errors. It’s 
not really a trick though, more a good engineering practice.

Adding logging to a VHDL simulation
Link:
http://www.youtube.com/watch?v=Q1HEbfaRObY

Source Link:
https://github.com/noasic/noasic

###################################
Der Blog dazu:
http://noasic.com/blog/
...
Preserving Waveform Signals in Aldec Active-HDL

Viel Erfolg
Gruss Holger.
Von einer Timing Analyse auf dem endgültigen Harware Board (FPGA--PCB) 
I/O schreibt der Guy Eschemann leider nichts.

von Fitzebutze (Gast)


Lesenswert?

Moin Roter Kater,

würde mich einigen Vorrednern anschliessen, wie gut du schlussendlich 
VHDL kannst, spielt im Betrieb weniger Rolle, als:
- Saubere Verifikation und damit viel Erfahrung
- Gute Modularität und Wiederverwendbarkeit deiner Erzeugnisse
- Changelog und Dokumentation hierzu

Eine Menge Leute fallen bei mir in der Zusammenarbeit durch's Raster, 
obwohl sie VHDL mit einer "Eins" auf dem akademischen Papier beherrschen 
oder sogar einen PhD aufweisen. Das liegt v.a. daran, dass sie sich 
wenig mit Debugging/Verifikation auseinandersetzen oder ihr Code 
aufgrund irgend eines merkwürdigen Lieblingseditors im Klartext nicht 
wirklich lesbar ist.

Die besten Karten hast Du IMHO sowieso, wenn Du die Softwareseite 
genausogut beherrschst, denn wer würde schon einen Web-Server als 
modulares VHDL schreiben. Dafür gibt's CPUs (auch gerne als 
Soft-CPU-Core).

Meine Frage beim Interview wäre insofern: Was haben Sie denn schon 
gemacht, und als nächstes würde ich gerne einen Code-Schnipsel und Doku 
sehen.
Ob Du es als Grundkenntnisse oder Advanced einstufst, wäre für mich 
irrelevant, denn das Spektrum der Anforderungen ist in den div. 
Betrieben gigantisch breit. Das schnelle Einlernen ist viel wichtiger, 
und fehlende Tricks in VHDL kann dann Dir immer jemand auf die Schnelle 
beibringen.

Grüsse!

von FPGA-Vollprofi (Gast)


Lesenswert?

Holger Harten schrieb:
> Z.B Von Guy Eschemann
uiuiui, den Herrn Eschemann liest man ja ständig im Internet. Scheint 
viel dafü zu tun, sich als DER FPGA-Spezialist zu etablieren, dabei 
arbeitet er erst seit 3 Jahren als Consultant in dem Bereich. Laut 
seines eigenen Profils war er vorher bei Sennheisser und die haben 
nichts, wo FPGAs drinstecken, abgesehen von ein bissl wireles und das 
bauen sie soweit mir bekannt nur ein und nicht selber auf. Aber als 
Freiberufler muss man sich aber anscheinens so markant vermarkten :-)

http://www.xing.com/profile/Guy_Eschemann

Dann doch lieber Lothar Miller....  :D

>Von einer Timing Analyse auf dem endgültigen Harware Board (FPGA--PCB)
>I/O schreibt der Guy Eschemann leider nichts.
Ich nehme an, Du meinst eine Messung realer Verhältnisse?
Und nicht eine PR-Simulation?

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.