VHDL: "if" in "for.generate"

[Robert B. (rsb89)]

Hallo zusammen,

gibt es in VHDL die Möglichkeit, in einer for...generate Konstruktion 
if...then zu verwenden?

Gedacht habe ich mir das so:

generate_fulladders : for i in 0 to 39 generate
  begin
  fulladder : fulladder_comp
    port map(
      if i = 0 then
        cin => cin,
      else
        cin => c(i-1),
      end if;
    
      if i = 39 then
        cout => cout,
      else
        cout => c(i),
      end if;
      
      a => summand1(i), 
      b => summand2(i),
      s => sum(i));
  end generate;

Da bekomme ich ein "Syntax error near 'if'". Bei dem ersten if. 
Vielleicht liegt es aber auch nicht am if sondern woanders und ich sehe 
es nur nicht :-S

[Student (Gast)]

Das Problem ist eher, dass Port Map keine if-Abfragen kann, oder?

[user (Gast)]

ja das ist das problem
das hier geht aber


generate_fulladders : for i in 0 to 39 generate
  begin
  if i = 0 generate
  fulladder : fulladder_comp
    port map(
        cin => cin,
        cout => c(i),
      a => summand1(i),
      b => summand2(i),
      s => sum(i));
  end generate
  if i /= 0 generate
  fulladder : fulladder_comp
    port map(
        cin => c(i-1),
        cout => c(i),
      a => summand1(i),
      b => summand2(i),
      s => sum(i));
  end generate
  end generate;

[Robert B. (rsb89)]

Bei mir funktioniert es leider nicht.

generate_fulladders : for i in 0 to 39 generate
  begin
    if i = 0 generate
    fulladder : fulladder1_comp
      port map(
        cin => cin,
        cout => c(i),
        a => summand1(i), 
        b => summand2(i),
        s => sum(i));
    end generate; 
    
    if i = 39 generate
    fulladder : fulladder1_comp
      port map(
        cin => c(i-1),
        cout => cout,
        a => summand1(i), 
        b => summand2(i),
        s => sum(i));
    end generate;   
  
    if (i /= 0) & (i /= 39) generate
    fulladder : fulladder1_comp
    port map(
      cin => c(i-1),
      cout => c(i),
      a => summand1(i), 
      b => summand2(i),
      s => sum(i));
    end generate;
  end generate generate_fulladders;

(Hast du bei dein einzelnen "end generate" Semikolons vergessen? Es geht 
zwar weder mit noch ohne, aber das würde mich auch interessieren)

[Fpgakuechle K. (Gast)]

Robert B. schrieb:
> Bei mir funktioniert es leider nicht.
>
>

> generate_fulladders : for i in 0 to 39 generate
>   begin
>     --... schnipp
>     if (i /= 0) & (i /= 39) generate
>     fulladder : fulladder1_comp
>     port map(
>       cin => c(i-1),
>       cout => c(i),
>       a => summand1(i),
>       b => summand2(i),
>       s => sum(i));
>     end generate;
>   end generate generate_fulladders;
>

>
> (Hast du bei dein einzelnen "end generate" Semikolons vergessen? Es geht
> zwar weder mit noch ohne, aber das würde mich auch interessieren)



"(i /= 0) & (i /= 39)" scheint nach Murks aus weil & kein logisches UND 
ist.
Dann hat das äußere generate ein begin nicht aber die inneren - das ist 
auch ein indicator für Murks.

Bitte die fehlermeldungen mit ins posting aufnehmen.


MfG,

[Robert B. (rsb89)]

Die Fehlermeldung war nur "Syntax error near 'if'". Ganz ehrlich! ;) Mit 
dem begin hast du natürlich recht, die habe ich jetzt raus genommen. Der 
Fehler war aber, dass die inneren generates keinen Bezeichner (?) 
hatten.

Damit geht's:

generate_first_adder : if i = 0 generate
                         ...