>
> Hallo Rene,
> also ob du den Logarithmus Dualis in VHDL so einfach berechnen kannst,
> weiss ich nicht und wage es mal zu bezweifeln...
es gibt tatsächlich die Logfunktion in VHDL.
package math_real
1 | function log2 (x: in rea) return real;
|
Doch wie weiter?
> Ich helfe mir immer damit, dass ich die Breite des unsigned auch als
> Generic mitgebe. Damit ist meine Component generisch, beim instanzieren
> wird dann alles festgelegt. Ist mein workaround fuer sowas...
Das wollte ich gerade vermeiden. Für ein Problem zwei Werte durch die
Hierarchie durchcoden und dann sind die Werte wieder von Hand zu
setzen.
Mal sehen ob sich doch eine Lösung ergibt.