Hallo, Der grüne "Guard"-Ring bildet so wie gezeichnet ja so einen Kurzschluss, wie meinen die das? Ich stelle die Fläche im Moment einfach frei. Was meint ihr? gruß Jonas
Jonas Biensack schrieb: > wie meinen die das? Natürlich darf keine Leiterbahn auf der gleichen Lage den Guardring kreuzen. Es ist generell nicht gut wenn sich Leiterbahnen kreuzen, das ist der Unterschied zwischen Stromlaufplan und PCB-Layout. Die erste Frage wäre, wozu dient der Guardring - die Empfehlung muss ja irgendwie begründet sein (Kriechströme, Crosscoupling). Wer hat dir denn diese Leiterführung empfohlen? Gruss Reinhard
>Natürlich darf keine Leiterbahn auf der gleichen Lage den Guardring >kreuzen. Es ist generell nicht gut wenn sich Leiterbahnen kreuzen, das >ist der Unterschied zwischen Stromlaufplan und PCB-Layout. Ok. Danke. >Die erste Frage wäre, wozu dient der Guardring - die Empfehlung muss ja >irgendwie begründet sein (Kriechströme, Crosscoupling). Wer hat dir denn >diese Leiterführung empfohlen? Weiss nicht mal ob das ein "Guard"-Ring ist, hab die Bezeichnung in dem Zusammenhang halt schon mal gehört. Es geht hier um eine ESD-Schutzdiode für ein Highspeed-Signal (displayport). http://www.ti.com/lit/ds/slvsbq9b/slvsbq9b.pdf In dem Vorschlag werden auch Blind-Vias benutzt die ich nicht fertigen lassen will/kann. Mein Aktuelle Implementierung sieht wie im Bild aus. Was meinste? Gruß Jonas
Sorry, vergessen: Der nicht angeschlossene Pin: Bottonlayer hat ne Groundplane da würd ich dann den Pin in der Mitte anschließen... Gruß Jonas
:
Bearbeitet durch User
Jonas Biensack schrieb: > Mein Aktuelle Implementierung sieht wie im Bild aus. > Was meinste? Grundsätzlich kann man das so anordnen, aber man sollte die SMD-Pads nicht unter schrägen Winkeln verlassen. Jonas Biensack schrieb: > Bottonlayer hat ne Groundplane da würd ich dann den Pin in der Mitte > anschließen... Unbedingt. Ausserdem bilden Dx+ und Dx- immer ein Paar (differential pair) und sollten daher direkt nebeneinander geführt werden - dazu gibt es sicher auch Angaben, mit welcher Impedanz. Gruss Reinhard
>Grundsätzlich kann man das so anordnen, aber man sollte die SMD-Pads >nicht unter schrägen Winkeln verlassen. Ok. Merk ich mir. Unbedingt. >Ausserdem bilden Dx+ und Dx- immer ein Paar (differential pair) und >sollten daher direkt nebeneinander geführt werden - dazu gibt es sicher >auch Angaben, mit welcher Impedanz. Ok, das wusste ich - Angaben zur Impendanz muss ich aber wohl maö genauer im Datenblatt suchen... >Gruss Reinhard
Jonas Biensack schrieb: > Angaben zur Impendanz muss ich aber wohl maö > genauer im Datenblatt suchen... Dem ESD-Baustein ist das relativ egal, es kommt drauf an, was für Leitungen das sind. Angaben dazu müsstest du in der Spezifikation displayport finden oder bei den ICs, die du dafür verwendest. Gruss Reinhard
>Angaben zur Impendanz muss ich aber wohl maö >genauer im Datenblatt suchen... Ich meinte schon das Datenblatt des Displays bzw. der Buchse bzw... des... ähm... muss ich also die ganze Signalkette von Bauteilen beachten? Nochmal vor vorne: Ich habe ein Display. Das hat eine Schnittstelle die sich eDP nennt. eDP spezifiziert auch die technischen Eigenschaften der Schnittstelle. Ich muss also diese Spezifikation finden, dann nach ein paar bestimmten Eigenschaften der Schnittstelle fanden(Impendanz etc.). Mit diesen und den werten aller Bauteilen der Signalkette führe ich dann eine Simulation / Berechnung durch ? Gruß Jonas
Jonas Biensack schrieb: > Mit diesen und > den werten aller Bauteilen der Signalkette Nein, die müssen ja alle passen - aus der Zeichnung geht hervor, dass es sich um differential pairs handelt mit Z single ended = 50 Ohm und Z differential = 100 Ohm. Danach sind die Leiterbahnen zu berechnen (und das Kabel ebenfalls, aber das wird ja gekauft). Gruss Reinhard
Ok, ich habe ein kleines Tool gefunden, das mir hilft bei den Berechnungen. Ich habe für fr4 als "Dieletric Constant" 4,5 verwendent als "Loss Tangent" 0,019 (die Werte habe ich hier http://de.wikipedia.org/wiki/Leiterplatte#Fertigung_im_Pool gefunden). Wenn ich mit HAL verzinntes Kupfer als Material habe, was hat das für eine "Conductivity"? Zum Ausprobieren hab ich einfach mal Kupfer ausgewäht. Die Höhe der Platine ist standart 1,4mmm. Mit 0,3mm Leiterbahnbreite und Abstand zwischen den Leitungen komme ich auf 200 Ohm im Even Mode. Jetzt muss ich mich den 100 Ohm annähern durch justieren der Leiterbahnbreite und dem Abstand? Die Dicke habe ich auf 35um eingestellt, fehlt auf den Bildern. Gruß Jonas
:
Bearbeitet durch User
Jonas Biensack schrieb: > Jetzt muss ich mich den 100 Ohm annähern durch justieren der > Leiterbahnbreite und dem Abstand? Im Prinzip ja. Da wird aber bei einer 1,5 mm 2seitigen LP erfahrungsgemäss schwierig, bzw. du kommst auf sehr grosse Breiten. Gruss Reinhard
>Im Prinzip ja. Da wird aber bei einer 1,5 mm 2seitigen LP >erfahrungsgemäss schwierig, bzw. du kommst auf sehr grosse Breiten. Gut dann hab ich alles richtig gemacht, denn genau dass habe ich auch gerade festgestellt. Mist. Und nu? Hilft wohl nur 4 lagig? Gruß Jonas
Jonas Biensack schrieb: > Und nu? Hilft wohl nur 4 lagig? Kommt darauf an was du akzeptieren kannst, es gibt 3 Möglichkeiten: 1. Du nimmst wie auf beigefügtem Bild breite Leiterbahnen (25 mil) zusammen mit Cu links und rechts und darunter. 2. Dünnere Leiterplatte. 3. Multilayer und 2 Lagen mit geringem Abstand für GND und Leiterbahnen. Gruss Reinhard
>1. Du nimmst wie auf beigefügtem Bild breite Leiterbahnen (25 mil) >zusammen mit Cu links und rechts und darunter. >2. Dünnere Leiterplatte. >3. Multilayer und 2 Lagen mit geringem Abstand für GND und Leiterbahnen. >Gruss Reinhard Moin, Ich nehme mal Tor 1, lasse das fertigen (ist nur ein kleiner adapter) und hoffe mal Murphy schläft noch. Danke dir nochmal für die Unterstützung, sehr nett. Gruß Jonas
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.