100MHz SPI Leiterkartendesign

[Karl (Gast)]

Hallo Zusammen,

hat jemand schon mal eine SPI mit ähnlichen Geschwindigkeiten 
realisiert? Worauf ist beim Leiterkartendesign speziell zu achten?
Danke und Gruß
Karl

[chloro (Gast)]

ist eher nicht machbar. SPI hat eine cmos last und keine impedanz.

[Falk B. (falk)]

@ Karl (Gast)

>hat jemand schon mal eine SPI mit ähnlichen Geschwindigkeiten
>realisiert?

Das ist schon arg grenzwertig.

> Worauf ist beim Leiterkartendesign speziell zu achten?

Das Thema Wellenwiderstand. Bei 100 MHz kann man sich keine 
Stichleitungen mehr leisten. Und man muss genau hinsehen, welchen 
SPI-Modus man nimmt. Das übliche Vorgehen, Datenausgabe auf der einen 
Flanke und Abtastung auf der anderen geht bei 100 MHz praktisch nicht 
mehr. Die Phasenlage Takt/Daten muss genau stimmen.

[./. (Gast)]

50 MHz tun mit einem LPC1746.

Da darf dann aber nicht mal ne 10:1 Osziprobe dranhängen.

[RS (Gast)]

Falk Brunner schrieb:
>> Worauf ist beim Leiterkartendesign speziell zu achten?
>
> Das Thema Wellenwiderstand. Bei 100 MHz kann man sich keine
> Stichleitungen mehr leisten. Und man muss genau hinsehen, welchen
> SPI-Modus man nimmt. Das übliche Vorgehen, Datenausgabe auf der einen
> Flanke und Abtastung auf der anderen geht bei 100 MHz praktisch nicht
> mehr. Die Phasenlage Takt/Daten muss genau stimmen.

Wenn dann die einzelnen Leitungen noch einen AC-Abschluss bekommen, der 
an den Wellenwiderstand angepasst ist, sollte das hinhauen. Allerdings 
sind die möglichen Leitungslängen begrenzt. So aus einem FPGA heraus, 
würde ich schätzen, dass man 10-20cm zuverlässig schafft. Sollte mehr 
gefodrdert sein, sind Treiber nötig, die die enstprechende Leistung 
bringen. Umsetzen auf LVDS wäre eine gute Lösung. Allerdings ist dann 
die bidirektionale Datenleitung ein Problem; evtl. kann man ja auf die 
eine Richtung verzichten.