Sigma-Delta Umsetzer

[guest123 (Gast)]

Hallo,

ich hab da ein kleines Verständnisproblem mit diesen Bild.

Vin ist halt der analoge wert(soll), der umgwandelt werden soll. Naja 
man integriert diesen wert und wenn dann am Ausgang des Integrators ein 
pos. Wert anliegt, dann ist der Comparator=1 und wenn eng. dann = 0.

Aber was für Vref wird dann immer verwendet bzw. warum summiert man Vin 
mit Vref?

Naja, es entsteht ja da sozusagen ein Bitstream der im Prinzip unendlich 
lang ist, aber wie erkennt die Schaltung, wenn es den nächsten 
Analogwert umwanden soll bzw., wenn die Wandlung fertig ist?

Wo tritt hier das sog. nois shaping ein? Mit einer um faktor K erhöhte 
fs wird ja das Rauschen weniger bzw. besser verteilt und man kann es 
besser filtern, aber wo wird noise shaping gemacht?

Ich hoffe einer kann mir da ein bisschen helfen!

Danke.

mfg

guest

[Johannes E. (cpt_nemo)]

guest123 schrieb:
> Aber was für Vref wird dann immer verwendet bzw. warum summiert man Vin
> mit Vref?

Vref ist irgend eine stabile Referenz-Spannung. Es wird nicht Vin mit 
Vref summiert, sondern +/- VRef. +/- VRef wird so hin- und 
hergeschaltet, dass am Integrierer-Eingang im Mittel 0V anliegen.

guest123 schrieb:
> aber wie erkennt die Schaltung, wenn es den nächsten
> Analogwert umwanden soll bzw., wenn die Wandlung fertig ist?

Es gibt keinen Beginn und Ende einer Messung, das ist ja gerade das 
besondere am Delta-Sigma-Wandler. Üblicherweise ist es so, dass immer 
nach einer bestimmten Anzahl von Bit-Takten ein Messwert berechnet wird 
(z.B. nach 64 Takten), das wird als Decimation-Ratio bezeichnet.
Je nach Filter fließen in diese Messwerte aber mehr als die letzten 64 
Bit ein.

Es ist also nicht so, dass das Analogsignal zu einem bestimmten 
Zeitpunkt gemessen wird sondern das Signal wird kontinuierlich 
abgetastet und daraus werden kontinuierlich digitale Messwerte 
berechnet.

guest123 schrieb:
> Wo tritt hier das sog. nois shaping ein?

Es gibt keinen bestimmten Ort, an dem das gemacht wird. Es ist vielmehr 
eine Eigenschaft des Modulators, dass das Quantisierungsrauschen in 
einem Frequenzbereich liegt, der deutlich höher ist als die 
Signalfrequenz.

Üblicherweise werden dazu Delta-Sigma-Modulatoren höherer Ordnung 
verwendet. Damit erreicht man, dass das Quantisierungsrauschen möglichst 
wenig niederfrequente Komponenten enthält.

[chris_ (Gast)]

Hier habe ich mal einen einfachen Sigmal-Delta AD-Wandler in C 
umgesetzt:
http://www.hobby-roboter.de/forum/viewtopic.php?f=5&t=141
Vielleicht kann das zum Verständnis helfen.

[Tom W. (Gast)]

Vielleicht sollte man noch hinzufügen, dass die Interpreationsperiode 
und Dezimation des Wandlerausgangs so gewählt werden muss, dass die sich 
dadurch ergebende Grenzfrequenz zu der Änderung des Eingangs passt.

[W.S. (Gast)]

Man koennte N Takte warten und die in  dieser. Zeit gewesenen  Einsen 
zaehlen und dann Einsen/N*Uref rechnen. Das waere der klassische 
Ladungsbalance ADC.
Beim SigmaDelta geht es fast genauso, nur dass manq hier niht die Einsen 
zaehlt, sondern die N Werte ansieht als eine digitale Gleichspannung, 
ueberlagert mit breitbandigem digtalen Rauschen. Das filtert man weg und 
zurueck bleibt die digitale Gleichspannung, also das Ergebnis.
W.S.

[Tom W. (Gast)]

Sprichst Du jetzt von der AD-Wandlung oder der DA-Wandlung?

[W.S. (Gast)]

guest123 schrieb:
> aber wie erkennt die Schaltung, wenn es den nächsten
> Analogwert umwanden soll bzw., wenn die Wandlung fertig ist?

Garnicht!
Die Wandlung ist eigentlich niemals fertig. Daß die ganze 
Analogschaltung ein Ein-Bit-Wandler ist, der einen Bitstream erzeugt, 
hast du ja richtig erkannt. Man könnte einfach ein Tor für eine gewisse 
Anzahl Takte öffnen und die dabei hereinkommenden HI's zählen und fertig 
ist der ADC. So hat man das vor 30 Jahren per TTL gemacht. Aber für eine 
hohe Auflösung braucht es dazu auch eine hohe Anzahl Takte, weswegen man 
den Bitstream einfach als einen digitalen Gleichspannungswert auffaßt, 
der mit ebenso digitalem Rauschen überlagert ist, was man wiederum per 
digitalem Tiefpaß wegfiltert. Das dabei übig bleibende digitale 
Gleichspannungsignal ist das Ergebnis und das Ausgabe-Intervall 
("Meßende") wählt man nach der angewandten Bandbreite des digitalen 
Tiefpasses. Man könnte es auch öfter liefern, aber das macht keinen 
Sinn, denn das Signal kann sich ja nur so schnell ändern, wie es der 
Tiefpaß hergibt. Dennoch steckt im Ergebnis dessen Bandbreite mit drin, 
so daß das Ergebnis im Rahmen der Bandbreite eben immer noch rauscht, 
was sich darin bemerkbar macht, daß von allen ausgegebenen Bits die 
alleruntersten eben schwanken und von beispielsweise 24 Bit eben nur 
z.B. 21.5 Bit tatsächlich benutzbar sind. Will man mehr Bits, dann muß 
man hinterher noch nen Zusatzfilter (z.B. gleitenden Mittelwert) 
applizieren, der halt die Bandbreite weiter einengt und damit noch ein 
paar Bits bringt.

Klaro?

W.S.