Forum: FPGA, VHDL & Co. Lattice CPLD, Flipflop streikt


von M.K (Gast)


Lesenswert?

Morgen zusammen

Ich beginne seit kurzem mit CPLD von lattice.
Es handelt um obsolente ispLSI 1024 (die bei mir über 10 stück 
rumliegen)
soweit es alles gut mit UUND , OR und NOT (auch mit NOR, NAND) hat es 
gut geklappt. Man staunt nicht schlecht ihre schnelles Anstiegszeit.

Sobald es mit Flipflop anfangen, da streikt alles (egal ob Zähler, 
Schieberegister und co) Selbst diskrete Flopflop mit NAND geht auch 
nicht.

Programm: isplever 17. schematic/Abel oder schematic/VHDL
Programmer, USB Programmer

Hatte ich da etwas Kleinigkeit mit Sachen beim Flipflop übersehen?
Hängt da Sachen mit Register oder constraints Editor?

Bin noch nicht so erfahren in Sachen von CPLD, vorher hatte ich öfter 
mit TTL gebastelt und damit gut ausgekommt..

Grüss
Matt

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

M.K schrieb:
> Sobald es mit Flipflop anfangen, da streikt alles (egal ob Zähler,
> Schieberegister und co)
Was hast du denn ausprobiert? Und was geht nicht?

> Selbst diskrete Flopflop mit NAND geht auch nicht.
Sieh dir mal das Syntheseergebnis an.

> Programm: isplever 17. schematic/Abel oder schematic/VHDL
Wie jetzt? VHDL oder Schematic oder Abel?

von M.K (Gast)


Lesenswert?

Hallo Lothar

Flipflop, Zähler und co, deren Ausgang bleibt LOW. (auch an 
Wahrheitstabelle bei Steuereingang in Marco-Library-Tabelle beachtet) 
und auch keine Reaktion an Takteingang.

Ich bin noch nicht so erfahrend in Sachen von VHDL, deswegen lasse  ich 
erstmal von ispLEVER in VHDL bzw. ABEL übersetzen (arbeitet an VHDL 
Tutorial dran)

Syntheseergebnis, ähm sorry, müsste ispLEVER und ihre beigefügte 
Programm einarbeiten..

Grüss und Danke
Matt

von M.K. (Gast)


Lesenswert?

Hallo Zusammen

Bin mit CPLD nur sehr kleine Schritt weiter.

mit NOR-Flipflop ( = RS-Flipflop) ging es.
Diskrete D-Latch ging auch. (NOR +AND +INV)
Danach ist es Schluss, selbst D-FF aus Library ging es nicht.

Wenn ich eins und eins zählt, da ging keiner Logikelement mit 
flankensgesteuerte Eingang.

Ist das Limit von alte ispLSI1024?
Ich glaube das nicht, irgendwo hab ich Kleinigkeit übersieht.
Oder sogar verbuggte ispLEVER.
Nur zu Info, erste Installation ging nicht richtig, Neuinstallation ging 
scheinbar bis auf obrige Sachen.


Ratlose Grüss
Matt

von M.K. (Gast)


Lesenswert?

Hallo Zusammen


Gute Neuigkeit gibt es.
Brett vor meine Augen: RESET  von ispLSI1024 liegt an LOW und hindert 
ihm teilsweise an Arbeit, hab umgelötet und es ging dann wie es soll.


Jetzt ist Weg frei :)

Trotzdem danke euch.

Grüss
Matt

von does (Gast)


Lesenswert?

ich schlage vor du fragst in Zukunft auf englisch ;-)

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

does schrieb:
> ich schlage vor du fragst in Zukunft auf englisch ;-)
Das war ein Eigentor. Oder klemmt deine Shift-Taste?

von Holm T. (Gast)


Lesenswert?

Matt ist gehörlos und kein Ausländer.
Einer meiner besten Freunde..

Gruß,

Holm

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.