Rechnen mit Fixed Point

[Fellap (Gast)]

Hallo mal wieder...

ich versuche "bloß" zwei fixed pointed zahlen von einander abzuziehen 
und diese dann mit einer constanten zu mulitplizieren...

z.B.

a = 0.000001;
b = 0.000020;
c = 5;

z = (a - b) * c;

Nun die ganzen Fragen...

welche libraries benoetige ich hierfuer?
- ist unbedingt IEEE.Fixed_Pkg noetig?
- bzw. ist das auch mit folgenden Paketen moeglich:
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_SIGNED.ALL; ?


Gibt es irgendwo Tutorials oder Beispielcode für solche Rechnungen? 
(Konnte nichts finden)

Wie kann man denn neue Libraries einbinden? - Habe fixed_pkg_c.vhdl in 
meinen Projektorder kopiert und dann use IEEE.fixed_pkg_c.ALL in mein 
geschrieben... Aber ihr werdet sicher wissen, dass dies nicht 
funktioniert hat...?!

Vielen Dank an euch!

[Christoph Z. (christophz)]

Fellap schrieb:
> Wie kann man denn neue Libraries einbinden? - Habe fixed_pkg_c.vhdl in
> meinen Projektorder kopiert und dann use IEEE.fixed_pkg_c.ALL in mein
> geschrieben... Aber ihr werdet sicher wissen, dass dies nicht
> funktioniert hat...?!

Im Fall von lokalen packages versuche es mit (work ist die 
Projekt-lokale Library):

use work.fixed_pkg_c.ALL

[Marius W. (mw1987)]

Fixed-Point ist doch nichts anderes als geeignetes Skalieren der Zahlen 
und sich merken, an welcher Stelle das Komma sitzt. Der Rest ist reine 
Integer-Arithmetik.

Gruß
Marius

[Valko Z. (hydravliska)]

Vielleicht helfen dir die folgenden Links weiter:

http://sestevenson.wordpress.com/introduction-to-fixed-point-representation/

http://sestevenson.wordpress.com/fixed-point-multiplication/


Gruss

[Fellap (Gast)]

Christoph Z. schrieb:
> Im Fall von lokalen packages versuche es mit (work ist die
> Projekt-lokale Library):use work.fixed_pkg_c.ALL

Dankeschön! :)

Ich habe mal den MinimalCode von  Andreas Schwarz ausprobiert und wollte 
diesen auf meinem BASYS2 testen...

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
use work.math_utility_pkg.all;
use work.fixed_pkg.all;
entity top is
  
  port (
    in1        : in  STD_LOGIC_VECTOR (7 downto 0);  -- inputs
    out1       : out STD_LOGIC_VECTOR (7 downto 0)   -- output
   );  
                   

end entity top;

architecture rtl of top is

  signal x, y : sfixed (3 downto -3);
  
begin
  x <= to_sfixed(in1, 3, -3);
  y <= x * 2;
  out1 <= to_slv(y);
end rtl;

Jedoch bekomme ich andauernd die Warnung:
WARNING:Par:288 - The signal in1<0>_IBUF has no load.  PAR will not 
attempt to route this signal.
WARNING:Par:288 - The signal in1<1>_IBUF has no load.  PAR will not 
attempt to route this signal.
WARNING:Par:288 - The signal in1<2>_IBUF has no load.  PAR will not 
attempt to route this signal.
WARNING:Par:288 - The signal in1<3>_IBUF has no load.  PAR will not 
attempt to route this signal.
WARNING:Par:288 - The signal in1<4>_IBUF has no load.  PAR will not 
attempt to route this signal.
WARNING:Par:288 - The signal in1<5>_IBUF has no load.  PAR will not 
attempt to route this signal.
WARNING:Par:288 - The signal in1<6>_IBUF has no load.  PAR will not 
attempt to route this signal.
WARNING:Par:288 - The signal in1<7>_IBUF has no load.  PAR will not 
attempt to route this signal.

und deswegen funktioniert natuerlich auch gar nichts auf dem board...

mein UCF-File:

NET "out1<0>" LOC = "G1";
NET "out1<1>" LOC = "P4";
NET "out1<2>" LOC = "N4";
NET "out1<3>" LOC = "N5";
NET "out1<4>" LOC = "P6";
NET "out1<5>" LOC = "P7"; 
NET "out1<6>" LOC = "M11";
NET "out1<7>" LOC = "M5";
NET "in1<0>" LOC = "N3";
NET "in1<1>" LOC = "E2";
NET "in1<2>" LOC = "F3";
NET "in1<3>" LOC = "G3";
NET "in1<4>" LOC = "B4";
NET "in1<5>" LOC = "K3";
NET "in1<6>" LOC = "L3";
NET "in1<7>" LOC = "P11";

Wisst ihr vll wieso?

und was ich noch nicht ganz verstehe... was macht "to_slv(y)"?
Wenn ich nun wie oben zwei signale von einander subtrahieren moechte und 
anschliesend mit einer dritten, wie oben beschrieben, multiplizieren 
moechte...

wie wuerde dann der Code ungefaehr aussehen? (angenommen a und b hat nur 
max. 3 nachkommastellen)

dann waere doch ca. so oder?

architecture rtl of top is

  signal c : integer := 5;
  signal a, b, z : sfixed (3 downto -3); --a = 0.010; b =0.002; 
  
begin
  a <= to_sfixed(in1, 3, -3);
  b <= to_sfixed(in2, 3, -3); --wuerde auch (in1, 3, 0) mit (in2, 3, -3) funktionieren?
  
  z <= (a-b)*c;    --funktioniert das mit c oder muss ich das dann noch irgendwie casten?
  out1 <= to_slv(z);  --wozu dient to_slv(z)?
end rtl;

[Christoph Z. (christophz)]

Fellap schrieb:
> out1 <= to_slv(z);  --wozu dient to_slv(z)?

Konvertiert in den Typ (S)tandard (L)ogic (V)ector (slv). z ist ja von 
dir mit dem Typ sfixed definiert worden.

[Duke Scarring (Gast)]

Ich mache ja immer erstmal eine Simulation:

Fellap schrieb:
> library ieee;
> use ieee.std_logic_1164.all;
> use ieee.numeric_std.all;
> use work.math_utility_pkg.all; -- überflüssig?
> use work.fixed_pkg.all;
> entity top is
>
>   port (
>     in1        : in  STD_LOGIC_VECTOR (7 downto 0);  -- inputs
>     out1       : out STD_LOGIC_VECTOR (7 downto 0)   -- output
>    );
>
>
> end entity top;
>
> architecture rtl of top is
>
>   signal x, y : sfixed (3 downto -3);
>
> begin
>   x <= to_sfixed(in1, 3, -3);
>   y <= x * 2;
>   out1 <= to_slv(y); -- Fehler!
> end rtl;
Und da gibt es folgende aussagekräftige Fehlermeldung:

# ** Fatal: (vsim-3420) Array lengths do not match. Left is 8 (7 downto 0). Right is 7 (6 downto 0).

Duke

[Duke Scarring (Gast)]

Folgender Code wird bei mir erfolgreich simuliert:

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
--use work.math_utility_pkg.all;

library ieee_proposed;
use ieee_proposed.fixed_pkg.all;

entity top is
    port (
        in1  : in  std_logic_vector (7 downto 0);  -- inputs
        out1 : out std_logic_vector (7 downto 0)   -- output
        );
end entity top;

architecture rtl of top is

    signal x : sfixed (4 downto -3);
    signal y : sfixed (9 downto -3);

begin

    x    <= to_sfixed(in1, 4, -3);
    y    <= x * 2;
    out1 <= to_slv( y)(7 downto 0);

end architecture rtl;

Und auch synthetisiert (ISE 14.6), siehe Anhang.
Im Original scheinen die Bitbreiten nicht ganz zu passen.

Duke

[Fellap (Gast)]

Duke Scarring schrieb:
> Folgender Code wird bei mir erfolgreich simuliert:

Ahh ja.. jetzt klappt es auch bei mir.. Danke!!!