Hallo, ich bin gerade dabei ein Layout für einen PIC16F1827 zu erstellen und hätte da mal eine Frage. Man sagt ja immer die Blockkondensatoren sollen so nah wie möglich an den Versorgungspin, der Quarz aber wohl leider auch. bei der Quarzschaltung will ich mich nach Lothar Miller richten. http://www.lothar-miller.de/s9y/categories/33-Quarz Leider ist das bei den PICs aber so, dass neben den Quarzpins nicht der GND-Pin, sondern der Versorgungspin ist. Was hat denn nun Priorität? Soll ich lieber den Quarz ein Stück vom Controller wegnehmen und den Block-C da noch hinquetschen oder kann ich den auch da lassen wo er jetzt ist und unter dem Controller an den Versorgungspin? Pinbelegung: 14 - VCC 15 - OSC2 16 - OSC1 5 - GND Grüße, test
Angehängte Dateien:
-
pic_quarz.png
29 KB
Kannst du den Block-C nicht auf die andere Leiterplattenseite platzieren? Dann die betriebsspannung an den Block-C und dann mit einem Via auf VCC des PICs? Oder hast du nur eine Lage zur Verfügung? Was mit auffällt, die Wege zum Q1 sind sehr unsymmetrisch. Der zum Pin1 ist viel kürzer, als der zum Pin2. Ich würde den Q1 in dem Bild waagerecht platzieren.
:
Bearbeitet durch User
Google Stichworte: pic oscillator layout (design) guidelines Da kommt dann das was Microchip unter "oscillator basics" versteht: http://ww1.microchip.com/downloads/en/AppNotes/00849a.pdf und ein paar "praktische" Grundlagen http://ww1.microchip.com/downloads/en/appnotes/00943a.pdf alles harter Tobak, aber es lohnt sich weil danach. vorschlag schrieb: > mein Vorschlag solche Vorschläge keine mehr sind ;-).
Peter K. schrieb: > Was mit auffällt, die Wege zum Q1 sind sehr unsymmetrisch. Der zum Pin1 > ist viel kürzer, als der zum Pin2. Das ist egal, denn auch die Funktion der beiden Pins, an denen der Quarz angeschlossen ist, ist signifikant unterschiedlich: der eine Pin ist ein ausgang, der andere ein Eingang. > Ich würde den Q1 in dem Bild waagerecht platzieren. Was würde durch gleich lange Leitungen verbessert? Der Rächer der Transistormorde schrieb: > und ein paar "praktische" Grundlagen Blöderweise keine richtig "praktischen" Vorschläge, die ins Kupfer gehen würden. Aber man muss sich nur mal die Strompfade einmal klar machen und daran denken, dass solche Pfade immer so klein wie möglich gemacht werden sollen (Stichwort "Induktionsschleife"), dann kommt man mit ein wenig Nachdenken selber auf die richtige Lösung...
Hi, test schrieb: > ich bin gerade dabei ein Layout für einen PIC16F1827 zu erstellen und > hätte da mal eine Frage. Also zuerst einmal: Die Oszillatorschaltung mit Quarz an einem "F" Pic vom "schwingen" abzuhalten erfordert schon einiges an Aufwand. Die Zeiten in denen schon kleine Probleme ein Zicken der Schaltung verursachten sind bei den PIC schon lange vorbei. Und sicher dürfte das für die meisten anderen modernen µC auch zutreffen. Es ist nicht verkehrt sich Gedanken um das richtige Layout zu machen, aber wenn ich sehe wie manche sich um den Anschluss eines 4MHz Massenquarzes mit 50ppm Grundtoleranz und +/- 100ppm Temperaturdrift an einem µC mehr Gedanken machen als manche professionelle Entwickler hochwertiger Funktechnik beim Anschluss des PLL Mutterquarzes mit unter 10ppm Grundtoleranz (Abgleichbar mit TrimmC) und +/- 2ppm Temperaturdrift, dann kann ich nur den Kopf schütteln... Und was GANZ WICHTIG ist: Gerade beim Layoutentwurf gibt es in ganz vielen Fragestellungen überhaupt NICHT die EINE WAHRHEIT. Teilweise gehen die Meinungen sogar sehr sehr weit auseinander ohne das man bei heutigen Kentnissstand seriös sagen könnte wer von beiden recht hat. Es ist sogar so das sich in der Vergangenheit mehrfach Designstrategien die längere Zeit unumstritten waren später als grundfalsch herausgestellt haben. Daher: Wann immer jemand behauptet das ER ALLEINE die einzige Wahrheit kennt, dann kannst du GENAU diese Person ganz sicher getrost ignorieren... Aber nun mal etwas mehr in Richtung Grundlagen: test schrieb: > Man sagt ja immer die Blockkondensatoren sollen so nah wie möglich an > den Versorgungspin, der Quartz aber wohl leider auch. Die Blockkondensatoren so dicht wie möglich an +Ub ist unbestritten. Das die Anbindungen der Quartze an den µC so kurz wie möglich sein sollten ebenfalls. Aber bereits bei der Beschaltung mit den Lastkondensatoren gehen die Ansichten plötzlich weit auseinander. Unbestritten ist das die Anbindung an die LastC und dieser an GND so kurz wie möglich sein sollte. Aber ob die Anbindung nun besser direkt auf die GND_Plane oder aber isoliert von dieser erst über den GND Anschluss des µC auf Masse geht ist schon wieder rege Umstritten. Generell sehe ich mir in solchen Fällen wie der Platzierung von Abblockkondensatoren drei Punkte an und entscheide danach. 1. Wo habe ich die "höheren" Signalfrequenzen zu erwarten. 2. Wo richtet ein schlechte Platzierung mehr Schaden an. 3. Kann ich eines des konkurierenden Bauteile an eine ebenso geeignete Stelle verschieben. Die Ergebnisse dieser Betrachtung können variieren. test schrieb: >bei der Quarzschaltung will ich mich nach Lothar Miller richten. > http://www.lothar-miller.de/s9y/categories/33-Quarz In diesem Fall fragst du am besten Lothar Miller. Um auch hier etwas vorweg zu nehmen. Diese Designstrategie gibt durcfhaus ein hochwertiges Ergebniss - ISt aber nicht die einzige geeignete Strategie. Und wenn man seinen Schaltungsvorschlag UND das von ihm referenzierte Atmel Dokument vergleicht wird man feststellen das er selbst auch einigen der DARIN enthaltenen Empfehlungen zuwidergehandelt hat. Beispielsweise: • Reduce the parasitic capacitance between Xtalin and Xtalout pins by routing them as far apart as possible. • Connect the external capacitors needed for the crystal and the ceramic resonator operation as well as the crystal housing to the ground plane. (Freistellen und möglichst nahe am GND Pin des µC wird nur bei Einlagigen Platinen empfohlen!• In case there is only one PCB layer, it is recommended to place a guard ring around the oscillator components and to connect it to the oscillator ground pin. ) Dies ist selbst bei strenger Auslegung nicht zwingend als Designfehler zu betrachten sondern lediglich als Beispiel davon das fast jedes Praktisch umgesetzte Design immer nur einen mehr oder weniger guten Kompromiss darstellen wird. Wenn man jetzt nicht das ATMEL Dokument heranzieht sondern andere Dokumente wird man gar festellen das sich die Empfehlungen sogar in einigen Punkten widersprechen! Je nach dem welches Dokument man liest hat man dann ein Super Design oder aber mist verzapft. Das sieht man auch schon daran das Lothar als "Negativbeispiel" ausgerechnet ein TI Layout heranzieht wo gerade TI mit AD aus meiner Sicht mit die fachlich besten Referenzen für "Analoge Layouts" bereithält. Auch Microchip setzt bei seinen eigenen Layouts (Dev-Boards) bei der Platzierung der Quartze auf genau dassselbe Schema wie auch im kritisierten TI Beispiel. Der Witz an der Sache ght ja sogar so weit, das ein ZU GUTES Quartzlayout der Sache sogar hinderlich sein kann da im Extremfall das Problem auftauchen könnte das der Quartz gar nicht zuverlässig anschwingt. Denn der Oszillator braucht ja einen ersten Schubs - der durch Rauschen oder eigekoppelte Spikes usw. üblicherweise gegeben ist. - und erst nach diesem ersten Schubs schaukelt sich die Schwingung hoch. Gibt ja sogar genug Tipps die empfehlen den Oszillatorkreis künstlich zu VERSCHLECHTERN um das anschwingen zu erleichtern... test schrieb: > Leider ist das bei den PICs aber so, dass neben den Quarzpins nicht der > GND-Pin, sondern der Versorgungspin ist. Damit scheidet ein Routing nach LM ja praktisch schon aus. Also so kurz wie möglich auf die GND Plane und gut... Die im Atmel Dokument enthaltene Empfehlung die Cs so nah wie möglich am µC, insbesondere beim Xtal-in, ist bei Microchip und anderen nirgendwo erwähnt und insbesondere von Microchip selbst auch nirgendwo auf den mir bekannten Boards umgesetzt. Ach JA: Hier noch mal ein Beispiel zum Verhältniss Theorie und Praxis beim Entwurf von Quarzlayouts. Mal an einem Punkt aus der Atmel AN: Es ist so das in der Atmel AN Dinge enthalten sind die GANZ EINDEUTIG gegen die gelehrte Theorie gehen! Ironischerweise sind die aber dennoch in vielen Situationen sehr sinnvoll. So ist bei rein theoretischer Betrachtung das Legen einer Massefläche unter dem Quarz ein Fehler. Der Quarz hat freigestellt zu sein. (Parasitäre Kapazität) Im praktischen Leben schafft man sich damit aber zwar eine tatsächlich vorhandene parasitäre Kapazität, wird dafür aber mit einer über weite Strecken konstante Betriebsbedingung für den Quarz belohnt. Die Kapazität durch die GND-Plane ist konstant und kann bei Bedarf sogar durch rechnen oder abgleichen eliminiert werden. Dinge wie unterschiedliche Einbaulagen im Gehäuse oder andere Gehäusemateriealien verändern aber durch die GND-Plane die Gesamtbilanz der parasitären Kapazitäten kaum noch. Ohne die GND Plane habe ich zwar einen wesentlich geringeren statischen Effekt, aber jede Veränderung der äusseren Einflüsse schlägt viel stärker auf den Quartz durch. Hier kann ich im Vorfeld also KAUM gegensteuern... (Aber auch hier noch einmal der Hinweis: Das sind Dinge über die ICH mir beim Bau von stabilen Oszillatoren für Funkübertragungen im UHF Bereich Gedanken mache und berücksichtige - bei vier oder acht Megahertz ist das alles nur Theorie mit geringer Praxisrelevanz -> Da zählt nur Wege kurz halten und möglichst weit weg von starken Wechselspannungssignalen aller Art) Gruß Carsten
Carsten Sch. schrieb: > Gerade beim Layoutentwurf gibt es in ganz vielen Fragestellungen > überhaupt NICHT die EINE WAHRHEIT. Teilweise gehen die Meinungen sogar > sehr sehr weit auseinander ohne das man bei heutigen Kentnissstand > seriös sagen könnte wer von beiden recht hat. Da die Rechtsprechung wohl noch zu keinem vernünftigem Ergebnis gekommen ist muss man halt selber denken und diskutieren. > Der Witz an der Sache ght ja sogar so weit, das ein ZU GUTES > Quartzlayout der Sache sogar hinderlich sein kann da im Extremfall das > Problem auftauchen könnte das der Quartz gar nicht zuverlässig > anschwingt. Würde ich mal als eine urban legend des Elektronikerdorfes bezeichnen. So genau das du quantenmechanischen Differenzen der Elektronenwolken (oder was auch immer) sich die Waage halten bekommst du kein Layout hin. Die Dinger schwingen nicht deshalb nicht an weil der Designer zu gut war sondern (salopp gesagt) zu blöd. > Das sieht man auch schon daran das Lothar als "Negativbeispiel" > ausgerechnet ein TI Layout heranzieht wo gerade TI mit AD aus meiner > Sicht mit die fachlich besten Referenzen für "Analoge Layouts" > bereithält. > Auch Microchip setzt bei seinen eigenen Layouts (Dev-Boards) bei der > Platzierung der Quartze auf genau dassselbe Schema wie auch im > kritisierten TI Beispiel. Ja komisch nicht. Kann durchaus sein das Lothar besser ist als TI und Microchip, gibt aber gewisse Gegenargumente. Seine hübsche HF-Routenplanung z.B. ist meiner bescheidenen Meinung nach schlicht falsch. Die HF wird sich nicht die Mühe machen über Zinn - Massepin Bonddraht und Chipstrukturen noch'n Bonddraht/Pin/Zinn in Richtung Masse zu bequemen sondern gleich in die Ground-Plane fließen. Der Masse Pin in der Nähe des Oszillators ist dazu da sein aus dem SNT-Design entlehntes Szenario zu verhindern. Er soll die internen Störungen schnell nach draußen leiten bevor die das z.B. mit dem internen A/D Wandler das machen was L. mit seinem Design erreicht. Vermindert wird der Schaden dadurch das der Pfad zum Rio GND-Plane niederimpedanter ist als der über die Bonddrahtbrücken und durch das Silicon-Valley im Chip. Der Pierce Oscillator sieht so simpel aus, ist aber ein geniales Teil. Man kann ihn sich auch als rückgekoppelten Verstärker denken. Der "tank" (R-Q-R Kombination) wirkt in dieser Denke als Quarzfilter der die harmonischen dämpft und auch allen sonstigen Bösewichtern (die in Form von abweichenden Frequenzen) auftreten einen Dämpfer verpasst. Diese (un)harmonische Horde will auch keiner im Chip haben. Deshalb werden die über die C's (die gleichzeitig den Schwingkreis bilden) vom Chip weg gelenkt und in der groundplane versenkt. Aus diesem einfachen Grunde sind Sie bei TI und PIC so angeordnet wie Sie dort angeordnet sind.
Der Rächer der Transistormorde schrieb: > Der "tank" (R-Q-R Kombination) Soll heißen C-Q-C Kombi wird aber wohl jedem klar sein der sich dafür interessiert.
Warum wills du da überhaupt einen Quarz drann hängen? Der Chip kann intern bis 16MHz (wenn ich mich nicht versehen habe).
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.