Gast
#3449888
Hallo, ich bin gerade dabei ein Beispiel aus der Vorlesung auf einem FPGA (Cyclone 3 EP3C16F484) aufzuspielen. Dieser FPGA befindet sich auf einem Development Board von Altera. Konkret soll ein Schieberegister (shift.vhd) programmiert werden, welches auf dem Board ein LED-Lauflicht erzeugt. Dabei soll der Takt über einen Taster erzeugt werden, der entprellt wird (entpreller.vhd). Der VHDL-Code müsste passen. Die einzelnen Code-Bausteine werden in Blockschaltbildern zusammengefasst, deren Signale dann im Pin Planner zugewiesen werden sollen. Jetzt habe ich das Problem, dass mir im Pin Planner nur die Pins meiner Top Entity (shift) angezeigt werden. Wie kann ich es schaffen, dass auch die Eingänge der anderen beiden VHDL-Codes (enpreller.vhd und CLK_DIV_50MHz_25MHz_100Hz.vhd) im Pin Planner angezeigt werden? Die VHDL-Codes sowie ein Screenshot des Blockschaltbilds und des Pin Planners sind im Anhang. Vielen Dank schon mal im Voraus für Eure Hilfe Andi
Angehängte Dateien:
-
Blockschaltbild_Sreenshot.PNG
(97 KB)
-
Pin_Planner_Screenshot.PNG
(360 KB)
