Impedanz-Berechnung Platine

[Martin R. (m-joy)]

Guten Tag,

ich habe vom Hersteller das Board Layout eines 4 Layer Boards in den 
Anhang gepackt. Daraus möcht eich mit dem Tool Saturn PCB Design die 
Impedanz für eine 50 Ohm Leitung errechnen.
Layer Stack:
Signal1
GND
VCC
Signal2

Jetzt weiß ich aber nicht ob ich bei Conductor height und Base Copper 
Weight und Plating Thickness das richtige eingetragen habe oO

[Martin R. (m-joy)]

als beschreibung steht:
Plating Thickness:
This is the thickness of copper added to the base copper clad by the 
manufacturer during the plating process. Note: All external layers are 
plated with some amount of copper to obtain a PTH. Internal layers are 
not plated.

versteht das jemand xD

[Bernd W. (berndwiebus)]

Hallo Martin.

Martin Rox schrieb:
> als beschreibung steht:
> Plating Thickness:
> This is the thickness of copper added to the base copper clad by the
> manufacturer during the plating process. Note: All external layers are
> plated with some amount of copper to obtain a PTH. Internal layers are
> not plated.
>
> versteht das jemand xD

Ich versuch mich mal an einer Übersetzung. Aber nicht lachen. ;O)

Bechichtungsdicke:
Dies ist die Dicke des Kupfers welches zur Basiskupferbeschichtung durch 
den Hersteller wärend des Beschichtungsprozesses hinzuaddiert wird. 
Anmerkung: Alle Aussenlagen sind mit einer gewissen Menge Kupfer 
beschichtet, um (die Herstellung) von durchkontaktierten Löchern zu 
emöglichen. Innere lagen werden nicht beschichtet.

Das wird so vermutlich nicht hilfreich sein, darum liefere ich gleich 
noch eine nähere Erklärung nach.

Mit freundlichem Gruß: Bernd Wiebus alias dl1eic
http://www.dl0dg.de

[Bernd W. (berndwiebus)]

Hinweis:

Bernd Wiebus schrieb:

> Bechichtungsdicke:
> Dies ist die Dicke des Kupfers welches zur Basiskupferbeschichtung durch
> den Hersteller wärend des Beschichtungsprozesses hinzuaddiert wird.
> Anmerkung: Alle Aussenlagen sind mit einer gewissen Menge Kupfer
> beschichtet, um (die Herstellung) von durchkontaktierten Löchern zu
> emöglichen. Innere lagen werden nicht beschichtet.

Bei Herstellungsprozess einer Platine werden die Aussenlagen komplett 
mit einer relativ dünnen Kupferfolie beschichtet. Dahinein werden dann 
die Löcher gebohrt, die durchkontaktiert werden sollen. Auf das ganze 
wird dann elektrolytisch in einem Negativverfahren an den Stellen der 
Leiterbahnen und in den Löchern eine Kupferschicht aufgebracht, bis um 
die ursprüngliche Kupferbeschichtung mehr als die Soll-Enddicke. Dann 
wird das Negativ entfernt und die komplette Platine überall um den 
Betrag der ursprünglichen Kupferbeschichtung abgeätzt, bis eben an den 
Stellen, die nicht mit Kupfer beschichtet sein sollen, auch kein Kupfer 
mehr ist.
Auf Innenlagen wird das im allgemeinen aber nicht gemacht. Hier wird 
einfach nur eine Kupferfolie auf die Innenlagen aufgetragen, und die 
dann in einem Positivverfahren weggeätzt, wo keine Leiterbahnen sein 
sollen.

Martin Rox schrieb:

> ich habe vom Hersteller das Board Layout eines 4 Layer Boards in den
> Anhang gepackt. Daraus möcht eich mit dem Tool Saturn PCB Design die
> Impedanz für eine 50 Ohm Leitung errechnen.
> Layer Stack:
> Signal1
> GND
> VCC
> Signal2
>
> Jetzt weiß ich aber nicht ob ich bei Conductor height und   und Plating 
Thickness das richtige eingetragen habe oO

Also ich interpretiere das jetzt so, dass "Conductor height" die Dicke 
Deines Dielektrikums meint, also das Platinenmaterial zwischen den 
Leitern des Wellenleiters, "Copper Weight" bedeutet eine Dickenangabe in 
Kupfermenge in Gewicht (Unzen) pro Quatdratfuß. Über das spezifische 
Gewicht und die Umrechnungsfaktoren der Einheiten lässt sich dadurch die 
Dicke berechnene. Eine Unze pro 1 Quadratfuß meint dann 35um 
Kupferdicke.
Plating Thickness meint einfach Beschichtungsdicke.

Es gibt eine Menge verschiedener Berechnungsprogramme für soetwas, und 
Tabellen wohl auch. Extrem hoch entwickelte Programme berücksichtigen 
auch z.B. das die Leiterbahnen aufgrund der Unterätzung nicht 
rechteckig, sondern eher Trapetzförmig sind (wenn Du die Dicke gegenüber 
der Breite nicht mehr vernachlässigen kannst). In diesem Falle hat eine 
Aussenlage, die in mehreren Schritten aufgebaut bzw. abgetragen wurde, 
eine etwas komplexere Form.

Allerdings: Wenn Du so genau berechnest, ist das nur noch sinnvoll, wenn 
Du alle anderen Parameter auch hinreichend fest in der Hand hast. Für 
FR4 wird das gewiss nicht der Fall sein. Die Glasfasereinlage bedingt 
ein schwanken der relativen Dielektrizitätskonstante mit der 
Gewebestruktur. Dazu nimmt Epoxid Feuchtigkeit auf, und der 
Temperaturgang der relativen Dielektrizitätskonstantedes Materials 
alleine zwischen 0°C und 70°C beträgt schon mehr als 15%.

Amis sind ja extrem Servicefreundlich, wie man an diesem Beispiel 
unschwer erkennen kann. Sie gieren geradezu danach, das jemand mit ihnen 
Kontakt aufnimmt, und sie danach fragt, was das im Detail bedeutet. Hast 
Du mal eine E-Mail dorthin geschrieben?

Mit freundlichem Gruß: Bernd wiebus alias dl1eic
http://www.dl0dg.de

[Reinhard Kern (Gast)]

Bernd Wiebus schrieb:
> Es gibt eine Menge verschiedener Berechnungsprogramme für soetwas

Ja, aber das hat so seine Probleme - ich halte mich da in letzter Zeit 
mit konkreten Angaben zurück, weil die Tools unterschiedliche Ergebnisse 
liefern. Speziell Saturn und die Online-Tools von EEWeb ergeben extrem 
unterschiedliche Leiterbahnbreiten (zig Prozent), entweder das eine oder 
das andere muss unbrauchbar sein, aber ich bin noch nicht 
dahintergekommen welches. Meine eigenen Tools stützen Saturn, aber das 
heisst bloss, dass die die gleichen Formeln abgeschrieben haben. 
Andrerseits hat oder hatte Saturn Fehlfunktionen bei der Eingabe mit 
metrischen Massen. Ich habe schon immer die Berechnungen mit mehreren 
Tools gemacht, was man dann nimmt muss man wohl auswürfeln.

Echte Fieldsolver wie der von polarinstruments sind sicher 
zuverlässiger, kosten aber eine Menge.

Gruss Reinhard