Signal einer Komponente zuweisen

[Tim S. (169)]

Hallo,
ich weise einer Komponente ein Signal zu, das im Design nicht 
beschrieben wird! Allerdings liest die Komponente dieses Signal. Was 
wird nun bei der Synthese passieren?
Hoffe ich habe mich verständlich ausgedrückt :)
Vielen Dank.

[daniel__m (Gast)]

Das steht üblicherweise im synthese-Report.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Tim S. schrieb:
> ich weise einer Komponente ein Signal zu, das im Design nicht
> beschrieben wird! Allerdings liest die Komponente dieses Signal. Was
> wird nun bei der Synthese passieren?
Der Initialwert des Signals wird auf die Komponente übertragen und dort 
fest verdrahtet. Von aussen gesehen wird das Signal und alle 
nachfolgenden dadurch konstanten Pfade "herausoptimiert".

[Tim S. (169)]

Den Initialwert kann ich im Deklarationsteil setzen oder muss es in 
einem Process geschehen?

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Tim S. schrieb:
> Den Initialwert kann ich im Deklarationsteil setzen oder muss es in
> einem Process geschehen?
Welche Zielplattform?

[Tim S. (169)]

Altera De0Nano. Meinst du das.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Tim S. schrieb:
> Altera De0Nano. Meinst du das.
Nicht ganz. Die Zielplattform ist das FPGA selbst.
Aber die Altera FPGAs sind SRAM basiert und weil das FPGA beim PowerUp 
sowieso geladen werden muss, kannst du Init-Werte bei der Deklaration 
angeben.

[Uwe (Gast)]

> das im Design nicht beschrieben wird
Wo kommt denn das Signal her ?
Ein Signal das keine Quelle hat wird wohl wegoptimiert. Und wenn dann 
die Komponente keine Funktion mehr hat kann die auch gleich mit weg.
Also irgendeine Quelle muss das Signal haben.