Fehler "Library works has no units"

[Jens K. (mister232)]

Hallo Leute,

ich habe mir letztes Jahr das FPGA-Board von Elektor zugelegt. Nachdem 
ich nun endlich mal Zeit habe mich damit zu beschäftigen wollte ich nun 
mit einem einfachen Projekt anfangen. Wenn ein Taster gedrückt wir soll 
eine LED auf dem Board angehen, sonst nicht.

Ist schon etwas länger her das ich das letzte mal programmiert habe, 
also bitte nicht zu sehr meckern:

----------------------------------------------------------------------------------
-- Company: 
-- Engineer: 
-- 
-- Create Date:    10:36:41 03/13/2014 
-- Design Name: 
-- Module Name:    LED_SWITCH - BEHAVIORAL 
-- Project Name: 
-- Target Devices: 
-- Tool versions: 
-- Description: 
--
-- Dependencies: 
--
-- Revision: 
-- Revision 0.01 - File Created
-- Additional Comments: 
--
----------------------------------------------------------------------------------
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
--use IEEE.NUMERIC_STD.ALL;

-- Uncomment the following library declaration if instantiating
-- any Xilinx primitives in this code.
--library UNISIM;
--use UNISIM.VComponents.all;

entity LED_SWITCH is
  port( IN : in bit;
      OUT: out bit);
end LED_SWITCH;

architecture BEHAVIORAL of LED_SWITCH is
begin
  P1:   process
      begin
        if IN = 1 then OUT <= 1;
          else      OUT <= 0;
        end if;
      end process P1;
end BEHAVIORAL;

Wenn ich nun versuche es zu synthetisieren, dann sagt Xilinx:

WARNING:HDLParsers:3481 - Library work has no units. Did not save 
reference file "xst/work/hdllib.ref" for it.

[Jens K. (mister232)]

Der Beitrag kann gelöscht werden, hat sich erledigt. Sorry

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Jens K. schrieb:
> hat sich erledigt.
Falls einer mal einen ähnlichen Fehler hat:
Ports dürfen nicht den Namen von Schlüsselwörtern haben.

 port( IN  : in bit;
       OUT : out bit);

Das sieht man dann auch schön anhand des Syntax-Highlightings.

[Duke Scarring (Gast)]

Noch eine kleine Anmerkung von mir:
Der Datentyp bit kommt nur in theoretischen Lehrbüchern zu VHDL vor.
In der Praxis wird es aufwändig, wenn mal fremde Module, Testbenches 
oder Modelle verwendet werden sollen, weil sich dort der Datentyp 
std_logic durchgesetzt hat.

Ich personlich verwende ja gerne std_ulogic (außer wenn tri-state 
Signale gebraucht werden), da meckert schon der Simulator (und nicht 
erst der Synthesizer), wenn man mehrere Ausgänge miteinander verbindet.

Duke

[Fpgakuechle K. (Gast)]

Man sollte auch die fehlende sensetivity list anmerken und eigentlich 
ist der process hier völlig unpassend. Ein:

architecture BEHAVIORAL of LED_SWITCH is
begin
 port_IN <= port_out;  --port in in port_in unbenannt ebenso f. out
end BEHAVIORAL;

macht dasselbe.