[Verilog] Mehrere Zuweisungen in einem Block

[MadMike (Gast)]

Hallo,

Frage: was passiert genau in folgenden Zuweisungen von q, bei nicht 
"voll ausdekodierten" Bedingungen?

wire clk;
wire test1;
wire test2;
reg q;
 
always @(posedge clk)
begin
  q <= test1;

  if( bedingung ) begin
    q <= test2;
  end
end

Spielt die Reihenfolge eine Rolle, so dass folgender Code anders 
reagiert? Ähnlich der VHDL Variablen?

always @(posedge clk)
begin
  if( bedingung ) begin
    q <= test2;
  end
  q <= test1;
end

Was ist das Stichwort für das Problem, so dass ich mich mehr einlesen 
kann?

Mir ist klar, dass man die Zuweisungen voll ausdekodieren kann und sich 
die Frage dann nicht stellt. Mich interessiert aber genau das Verhalten 
o.g. Codes.

Danke! :-)

[Marcus H. (mharnisch)]

MadMike schrieb:
>

> wire clk;
> wire test1;
> wire test2;
> reg q;
> 
> always @(posedge clk)
> begin
>   q <= test1;
> 
>   if( bedingung ) begin
>     q <= test2;
>   end
> end
>

q bekommt den Wert von test2 falls bedingung wahr ist, sonst den 
Wert von test1.

>

> always @(posedge clk)
> begin
>   if( bedingung ) begin
>     q <= test2;
>   end
>   q <= test1;
> end
>

q bekommt immer den Wert von test1. bedingung hat keinen Einfluss 
auf das Ergebnis.

Bei Verilog gewinnt immer die letzte Zuweisung an eine Variable.

[wosnet (Gast)]

Ich würde sagen das kommt auf den Simulator/Synthesizer an.

<= in Verilog ist eine konkurrierende Zuweisung, d.h. die Zuweisung 
erfolgt parallel. Wenn die Bedingung wahr wird, entsteht eine 'race 
condition', d.h. es ist grundsätzlich erstmal unklar was passiert.
Man könnte die Zuweisungen in sequentielle Zuweisungen mit = ändern, die 
werden dann sicher nacheinander abgearbeitet. Das ist allerdings in 
einem getakteten Block schlechter Coding-Stil.

q ist übrigens keine Variable, sondern ein Register.

[MadMike (Gast)]

race condition? Es können doch nicht vor dem q - FlipFlop (also dessen 
Eingang) mehrere Ausgänge der möglichen Logikvarianten miteinander 
verbunden sein?

[Marcus H. (mharnisch)]

wosnet schrieb:
> <= in Verilog ist eine konkurrierende Zuweisung, d.h. die Zuweisung
> erfolgt parallel.

Nein. Das findet alles in einem Block statt. Da gibt es keine parallelen 
Zuweisungen.

> Wenn die Bedingung wahr wird, entsteht eine 'race
> condition', d.h. es ist grundsätzlich erstmal unklar was passiert.

Verilog ist zwar voll von Möglichkeiten race conditions zu produzieren, 
hier ist der Fall aber klar.

> Man könnte die Zuweisungen in sequentielle Zuweisungen mit = ändern, die
> werden dann sicher nacheinander abgearbeitet. Das ist allerdings in
> einem getakteten Block schlechter Coding-Stil.

Ein blocking assignment mit dem = Operator wird hier nicht "sicherer 
nacheinander" abgearbeitet. Auch ist das Verwenden desselben innerhalb 
eines Blocks kein schlechter Stil, wohl aber bei Variablen, die von 
mehreren Blöcken zugewiesen werden, da man dann in der Tat nicht weiß, 
in welcher Reihenfolge die Zuweisungen erfolgen.

> q ist übrigens keine Variable, sondern ein Register.

Verilog kennt die Konzepte "variable" und "net". Verwirrenderweise wird 
ersteres durch das Schlüsselwort "reg" (seit 1364-2001 auch "var") 
definiert, letzteres durch "wire". Daneben gibt es für beide auch 
exotischere Konstrukte, die allerdings selten in RTL code verwendet 
werden.
Der wesentliche Unterschied ist, dass eine Variable den letzten ihr 
zugewiesenen Wert behält (speichert), während ein "net" einem Knoten in 
einem elektrischen Netzwerk entspricht.