Multiplexer VHDL code vereinfachen

[Mark W. (kram)]

Hallo,

wie koennte ich folgenden VHDL code verkuerzt schreiben?
Das Ganze soll ein 96zu1 Multiplexer mal werden.

with S select
Y <=   E(0) when "0000000",
E(1) when "0000001",
...
E(96) when "1100000"

Und gleich noch die Frage nach der Testbench. Koennte ich da eleganter 
Weise auch diese in kuerzerer Form schreiben?

E1 <=   "0000...96Nullen...0000",  
"0000...95Nullen...0001" after 480ns,
usw...

S1 <=   "0000000", 
"0000001" after 5ns,
usw...

Ich habe mir zur Grundlage den 4X1 Multiplexer aus dem 
Reichardt-Schwarz-Buch gemacht. Die Funktionsweise ist mir klar, ich 
habe das Beispiel auch schon erweitert und getestet.
Aber nun wollte ich 96 parallele Eignagssignale serialisieren und da 
komme ich mit dieser Schreibweise nicht weiter. Das wird eifach zu viel 
und ich bekomme eine Knoten im Kopf. Selbst mit copy+paste ist das 
muehsame Tipparbeit, selbst wenn die Funktion klar ist.

Und hier noch der VHDL code fuer den 4X1 Multiplexer.

library IEEE;

use IEEE.std_logic_1164.all;

entity MUX4X1 is

  port(  S : in bit_vector(1 downto 0);
        E : in bit_vector(3 downto 0);
        Y : out bit);

end mux4x1;

architecture behavior of MUX4X1 is

begin

  with S select
  Y <=   E(0) when "00",
      E(1) when "01",
      E(2) when "10",
      E(3) when "11";
      
end behavior;

Gruss,
Mark

[Achim S. (Gast)]

Mark W. schrieb:
> Aber nun wollte ich 96 parallele Eignagssignale serialisieren und da
> komme ich mit dieser Schreibweise nicht weiter.

das machst du besser und einfacher über ein Schieberegister als über 
einen MUX:
- zu einem bestimmten Zeitpunkt (immer nach 96 Takten) werden die 96 
parallelen Eingangsdaten in einen internes Signal übertragen.
- Das niederwertigste Element dieses internen Signals wird jeweils nach 
y ausgegeben.
- In jedem Takt werden alle Elemente des Signals um eine Stelle nach 
rechts geschoben.

[Christoph Z. (christophz)]

Mark W. schrieb:
> wie koennte ich folgenden VHDL code verkuerzt schreiben?

use ieee.numeric_std.all;
...
Y <= E(to_integer(unsigned(S));

Mark W. schrieb:
> Und gleich noch die Frage nach der Testbench. Koennte ich da eleganter
> Weise auch diese in kuerzerer Form schreiben?

Ich würde in der Testbench einen Zähler bauen oder das Zufallszahl 
Package von synthworks.com einbinden.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Mark W. schrieb:
> Aber nun wollte ich 96 parallele Eignagssignale serialisieren und da
> komme ich mit dieser Schreibweise nicht weiter.
Man darf da gerne mal bei uCs spicken, wie die das machen. Und wo werden 
da parallele Daten seriell ausgegeben? Z.B. bei der RS232 Schnitte oder 
beim SPI. Und wie wird das gemacht? Mit einem Schieberegister.

Und diese Lösung ist tatsächlich wesentlich einfacher und schneller als 
so ein 96:1 Monstermegamultiplexer...

Sieh dir mal die SPI-Schnitte da an, da könntest du bei Laenge einfach 
96 reinschreiben und fertig ist der 96:1 Parallel-Seriell Wandler ;-)
http://www.lothar-miller.de/s9y/categories/45-SPI-Master

[Mark W. (kram)]

Danke fuer die Informationen.
Schieberegister scheint wohl die bessere Wahl zu sein.

@Lothar;
hast Du fuer den konfigurierbaren SPI-Master auch ein Syntheseergebnis?
Oder, weis jemand wie ich in Libero(11.2) mein VHDL Design grafisch 
anzeigen lassen kann?

Gruss,
Mark