Duales Bram Pinbestimmung.

[Peter B. (funkheld)]

Hallo, guten Tag.
Ich habe hier von Lothar Miller dieses Duale-Bram mit 1024 Byte.

In der Portzuweisung steht:
Awr   : in  STD_LOGIC_VECTOR (Addrbreite-1 downto 0);
Ard   : in  STD_LOGIC_VECTOR (Addrbreite-1 downto 0);
Din   : in  STD_LOGIC_VECTOR (Wortbreite-1 downto 0);

Im Pinplaner beim Quartus 2 stehen die jetzt drin für mein DE0-Board.
Was wird den Pins dann zugewiesen bei euch um diese Awr,Ard und Din zu 
bestimmen ?

Ich könnte es verstehen wenn ich die hier hinsetze ohne "in".
architecture BlockRAM of RAM is
......
......
......

Danke.
Gruss

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity RAM is
    Generic (
           Addrbreite  : natural := 10; 
           Wortbreite  : natural := 10
           );
    Port ( clk   : in  STD_LOGIC;
           Write : in  STD_LOGIC;
           Awr   : in  STD_LOGIC_VECTOR (Addrbreite-1 downto 0);
           Ard   : in  STD_LOGIC_VECTOR (Addrbreite-1 downto 0);
           Din   : in  STD_LOGIC_VECTOR (Wortbreite-1 downto 0);
           Dout  : out STD_LOGIC_VECTOR (Wortbreite-1 downto 0)
         );
end RAM;

architecture BlockRAM of RAM is

type speicher is array(0 to (2**Addrbreite)-1) of STD_LOGIC_VECTOR(Wortbreite-1 downto 0);
signal memory : speicher;   

begin
  process(clk) 
  begin
    if rising_edge(clk) then
      if (Write='1') then
        memory(to_integer(unsigned(Awr))) <= Din;
      end if;
      dout <= memory(to_integer(unsigned(Ard)));
    end if;  
  end process;
end BlockRAM;

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Peter Bierbach schrieb:
> Ich habe hier von Lothar Miller dieses Duale-Bram mit 1024 Byte.
Ich hoffe, dir ist klar, dass dieses Beispiel für die Synthese mit XST 
gut funktioniert, weil es entsprechend dem XST Usres Guide beschrieben 
ist. Wie Quartus daraus ein DPRAM macht, musst du im Handbuch für deinen 
Synthezier nachsehen.

> Im Pinplaner beim Quartus 2 stehen die jetzt drin für mein DE0-Board.
> Was wird den Pins dann zugewiesen bei euch um diese Awr,Ard und Din zu
> bestimmen ?
So einem DPRAM wird normalerweise kein Pin zugewiesen, weil es idR. eine 
Komponente innerhalb des FPGA-Designs ist, z.B. als Puffer zwischen 
zwei unterschiedlich schnellen Designkomponenten oder Taktdomänen.

[Peter B. (funkheld)]

JUp danke.

Gruss

[Olga (Gast)]

Lothar Miller schrieb:
> *du*
> *Handbuch*

Haha, den Zusammenhand dieser beiden Wörter wird Peter nie verstehen... 
;)

[Christian R. (supachris)]

So einen Experten haben wir auf Arbeit auch, promoviert, notorischer 
Besserwisser und Alleskönner, merk- und beratungsresistent. Kommt auch 
sehr schnell zu "Ergebnissen" aber hat null Ahnung, was genau er da 
zusammen kopiert hat. Der braucht auch weder Simulator am FPGA noch 
Debugger am Controller. Handbücher oder Datenblätter schon gar nicht. 
Das Summary Sheet reicht völlig. Naja, in 2 Jahren geht er in Rente.

[Duke Scarring (Gast)]

Christian R. schrieb:
> Naja, in 2 Jahren geht er in Rente.
Da gibt Ihm doch mal die Kontaktdaten von Peter und Josef...
(Nur damit niemandem langweilig wird...)