Was bewirkt "asynchronous to synchronous" bei Xilinx XST

[Carlo (Gast)]

Könnte mir bitte jemand einen Tipp geben, was der Schalter "asynchronous 
to synchronous" bei der Xilinx XST genau bewirkt und wann man es (nicht) 
einsetzt?

Danke

[Alexander F. (alexf91)]

"Specifies whether or not asynchronous Set/Reset signals will be 
replaced by synchronous signals throughout the design. If selected, 
registers can be absorbed by DSP blocks or BRAMs. Since XST will be 
allowed to merge more registers into dedicated resources, your quality 
of results will improve. This feature may also have a positive iMPACT on 
power optimization."

http://www.xilinx.com/itp/xilinx10/isehelp/pp_db_xst_hdl_synthesis_options.htm

[Fpgakuechle K. (Gast)]

Carlo schrieb:
> Könnte mir bitte jemand einen Tipp geben, was der Schalter "asynchronous
> to synchronous" bei der Xilinx XST genau bewirkt und wann man es (nicht)
> einsetzt?


Genau das, wo du FF mit einen asynchronous preset/clear beschrieben 
hast, wird es in der netzliste mit FF mit synchronen set/reset ersetzt. 
Besser is den Code umzuschreiben, muss halt nur die ersten Zeilen im 
prozes umschreiben:
http://www.makestuff.eu/wordpress/avoiding-asynchronous-reset-in-xilinx-fpgas/

MfG,

[Carlo (Gast)]

ok, Danke