Ich habe ein verilog project bei der Zusammenstellung der Hierachie der files. Bekomme ich die Fehlermeldung. Cannot open include file "lm32_include.v" Das besagte file ist aber im Projekt bereits eingebunden. Muss ich das include file besonders einbinden?
René D. schrieb: > Muss ich das > include file besonders einbinden? Eigentlich nicht. Liegt die Datei auch im richtigen Pfad? Ich glaube die Tools (Simulator/ Synthesizer) machen da manchmal Unterschiede. Duke
Mein Simulator (Active-HDL) hat z. B. Probleme mit Leerschlägen im Pfad.
>Das besagte file ist aber im Projekt bereits eingebunden. Muss ich das >include file besonders einbinden? Ja, z.B. beim ISE 13 gibt es im Projekt Navigator unter Synthesis- Options den Punkt "Verilog Include Directories", den dann ausfüllen. Oder beim Aufruf von xst (als batch): xst -vlgincdir pfadzumverzeichniss -anedereoptionen -etcusw ...
> Ja, z.B. beim ISE 13 gibt es im Projekt Navigator unter Synthesis- > Options den Punkt "Verilog Include Directories", den dann ausfüllen. Klingt gut. Ich finde es einfach nicht. Kannst du noch genauere Koordinaten angeben?
Prozess-Fenster (siehe Bild) Links-klick auf >Synthesize-XST< - dann im folgenden popup-fenster >Process Properties< rechtsklicken Dann sollte ein Prozess-Propertie-Fenster aufgehen, dort dann >Synthesis Options< und dann bei >Verilog Include Directories< weiter klicken...
Vielen Dank das hätte ich nicht gefunden. Ich habe die Menüleiste abgesucht. Dann einer speziellen Stelle mit der Maus klicken.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.