Hallo, aktuell muss ich mich aus Gründen näher mit den parasitären Kapazitäten bei Leistungs-MOSFETs beschäftigen und verstehe aber bereits ein grundlegendes Konzept bei der Kapazität einer einfachen MOS-Struktur nicht. Die Frage bezieht sich auf folgendes Zitat aus "Fundamentals of Power Semiconductor Devices" von Baliga: "When a negative bias is applied to the gate electrode, mobile holes are attracted from the bulk toward the oxide-semiconductor interface [...] to form an accumulation layer. As majority carriers in the P-base region, the holes can respond to an AC signal superposed on the negative DC voltage applied to the gate electrode. Consequently, the capacitance for the MOS structure becomes equal to that of the gate oxide under accumulation conditions" Ich verstehe einfach nicht welche Auswirkungen es für die Kapazität hat, dass die freien Löcher dem AC-Signal folgen können. Was würde denn passieren, angenommen die Löcher wären zu träge und würden das nicht schaffen. Welchen Einfluss hätte das auf die Kapazität? Später wird argumentiert, dass bei einer positiven Gate-Spannung mit überlagerten AC-Signal, wo sich die Verarmungszone ausbildet, die Raumladungen diesem AC-Signal nicht mehr folgen können, und sich die MOS-Kapazität damit aus der Serienschaltung von Oxid- und Sperrschicht-Kapazität zusammensetzt. Auch hier ist mir die Begründung wieder nicht klar, dass sich die Kapazität als Serienschaltung ausbildet, WEIL die Raumladungen dem AC-Signal nicht folgen können. Das will einfach nicht in meinem Kopf rein. Ich hoffe hier kann mir eventuell jemand auf die Sprünge zu helfen. Ich bedanke mich jedenfalls bereits jetzt für mögliche Antworten. Viele Grüße
na, dann versuch ichs mal: Fuchs14 schrieb: > Ich verstehe einfach nicht welche Auswirkungen es für die Kapazität hat, > dass die freien Löcher dem AC-Signal folgen können. Was würde denn > passieren, angenommen die Löcher wären zu träge und würden das nicht > schaffen. vergiss mal die Frequenzabhängigkeit. Die gibt es zwar auch, aber in den von dir zitierten Stellen wird nur ein AC-Signal verwendet, um damit den Zahlenwert der Kapazität zu bestimmen. Gehe erstmal davon aus, dass die freien Ladungsträger schnell genug sind, um dem AC-Signal zu folgen. Ein Kondensator besteht aus der Kombination: leitfähige Elektrode - Isolator - leitfähige Elektrode Wo freie Ladungsträger im Si-Kristall vorhanden sind, ist er leitfähig. Die freien Ladungsträger bilden also die Gegenelektrode zu der Gate-Elektrode, an der die Spannung angelegt wird. Im Fall der Akkumulation befinden sich die freien Ladungsträger unmittelbar unterm Oxid. Der Kondensator besteht also aus Gatekontakt - Oxidschicht - Akkumulationsschicht (leitfähig) (Dielektrikum) (leitfähig) und hat eine hohe Kapazität. Fuchs14 schrieb: > Später wird argumentiert, dass bei einer positiven Gate-Spannung mit > überlagerten AC-Signal, wo sich die Verarmungszone ausbildet, die > Raumladungen diesem AC-Signal nicht mehr folgen können Die Ladungsträger in der Verarmungszone sind nicht frei sondern ans Kristallgitter gebunden. Deshalb können sie dem AC-Feld nicht folgen (nicht weil sie zu träge sind). In dem Bereich kann nur ein Verschiebestrom fließen, er wirkt als Dielektrikum. Unter diesen Bedingungen besteht dein Kondensator aus Gatekontakt - Oxidschicht - Verarmungszone - freie Ladungsträger (leitfähig) (Dielektr.) (Dielektrikum) (leitfähig) Der Isolator zwischen den beiden Elektroden besteht jetzt also aus der Oxidschicht und dahinter noch aus der Verarmungszone. Die Kapazität ergibt sich aus der Serienschaltung von Oxid- und Sperrschicht-Kapazität.
Achim S. schrieb: > na, dann versuch ichs mal Gut gemacht. Viel kürzer hätte man auf die Funktion einer Kapazitätsdiode hinweisen können. Auch da wird die Tatsache ausgenutzt, daß die Dicke der Sperrschicht von der Spannung abhängig ist und die Kapazität des pn-Übergangs folglich auch. Beim MOSFET kommt dann bloß noch die Gate-Kapazität in Reihe. XL
Hallo, vielen Dank für deine Erklärungen. Ich glaube die Effekte bei Akkumulation und Verarmung habe ich damit verstanden. Daraus ergibt sich folgende Nachfrage: Bei einer VD-MOSFET-Struktur (n-Kanal) möchte ich die Kapazität zwischen Gate-Elektrode und P-Basis-Gebiet näher betrachten. Baliga gibt an, dass diese abhängig von der Gate-Spannung sei. Das kann ich nun weitestgehend nachvollziehen bis zu dem Punkt, wenn man mit der Gate-Spannung die Einsatzspannung überschreitet und sich eine vollständig leitende Fläche in der P-Basis ausgebildet hat. Diese soll nun die P-Basis von der Gate-Elektrode abschirmen. Da Baliga hier nicht näher darauf eingeht, was genau passiert, habe ich mir das selbst folgendermaßen erklärt: Die sich ausbildende leitende Fläche stellt eine Verlängerung des N+-Source Gebiets dar und liegt damit zwischen der P-Basis und Gate-Elektrode und damit kann sich keine kapazitive Kopplung zwischen diesen beiden Gebieten mehr ausbilden. Gleichzeitig erhöht sich die Kapazität zwischen Gate-Elektrode und N+-Source-Gebiet, da sich die Kopplung zwischen leitendem Kanal und Gate-Elektrode gemäß einer Parallelschaltung zweier Kondensatoren aufaddiert. Kann man das so als Begründung hernehmen oder ist das grober Unfug? Ich finde es etwas schade, dass sich Baliga an dieser Stelle so kurz fasst und diese offensichtlich starke Nichtlinearität als "näherungsweise konstant" abtut, ohne tiefere Begründungen abzugeben. Seine angefügten Simulationen zeigen ja selbst Veränderungen der gesamten Eingangskapazität bis zu 150% über der Gatespannung. Zumindest für mich ist das nicht wirklich konstant.
Fuchs14 schrieb: > Kann man das so als Begründung hernehmen oder ist das grober Unfug? Das passt. Wenn jetzt eine kleine Wechselspannung am Gate angelegt wird, enden deren Feldlinien auf der leitfähigen Inversionsschicht, die niederohmig auf dem Potential der Source liegt. Das Feld ist damit abgeschirmt und reicht nicht mehr bis zum leitfähigen p-Bereich hinter der Verarmungszone. Fuchs14 schrieb: > starke Nichtlinearität als "näherungsweise > konstant" abtut, ohne tiefere Begründungen abzugeben. Seine angefügten > Simulationen zeigen ja selbst Veränderungen der gesamten > Eingangskapazität bis zu 150% über der Gatespannung. Tja, diese Ergebnisse/Simulationen habe ich jetzt nicht vor Augen, die kann ich nicht wirklich kommentieren.
Fuchs14 schrieb: > verstehe aber bereits ein > grundlegendes Konzept bei der Kapazität einer einfachen MOS-Struktur > nicht. Hallo, zusätzlich zu den bereits gegebenen Antworten gibt es z.B. hier Grundlagen online: B. Van Zeghbroeck Principles of Semiconductor Devices Chapter 6: MOS Capacitors http://ecee.colorado.edu/~bart/book/book/toc6.htm
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.