Sockit Altera Verilog CLK

[Sandy (Gast)]

Liebe Kollegen!

Ich versuche mich das erste mal an einem Altera Board mit Verilog 
(normalerweise Xilinx und VHDL).

Leider scheitere ich an der Clock!

Im Manual steht nirgends ein clk Pin für's Assignment (bei Xilinx .ucf) 
und ich kann auch sonst im Quartus die clk nicht einstellen.

HELP!!!

Bitte sagt mir wie das geht.

DANKE
Sandy

module Test (
  input  clk, reset, output reg [3:0] led
        );
  
  always @ (posedge clk)
    if (reset == 1'b0) led<=4'b0000;
    else led<={ 4 {1'b1} };
endmodule

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Sandy schrieb:
> Im Manual steht nirgends ein clk Pin für's Assignment (bei Xilinx .ucf)
> und ich kann auch sonst im Quartus die clk nicht einstellen.
Ich habe nicht so arg lange gebraucht...
http://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=167&No=816&PartNo=4#section
Und dann im User Manual der Abschnitt "3.5 Clock Circuits". Da steht 
klar&deutlich, wo welche der 13 Taktquellen reingeht. Mal angenommen, 
ich möchte den 50MHz Oszillator, der auf CLK4P geht, dann suche ich im 
Datenblatt des verbauten "FPGA Device Cyclone V SoC 5CSXFC6D6F31" nach 
dem Pin mit der Funktion CLK4P und findet den Pin Y26.

Schöner und einfacher wäre es natürlich, wenn man den Schaltplan hätte, 
den man sich z.B. von 
http://www.rocketboards.org/foswiki/Documentation/ArrowSoCKitEvaluationBoard#Hardware 
herunterladen könnte...

[Sandy (Gast)]

DANKE!

Einfacher wäre es wenn man im User Manual die Pins dazuschreibt. ;)