Forum: Mikrocontroller und Digitale Elektronik N-Fet verursacht geisterhafte Spannungserscheinung auf Drain-Seite


von Verwirrter (Gast)


Angehängte Dateien:

Lesenswert?

Hi da!

Auf einer Schaltung habe ich gerade ein merkwürdiges Phänomen.
Mit einem N-Fet (FDD8778 oder BSS123) bekomme ich ziemliche 
Spannungsspitzen beim Schalten des Spannungsteilers gegen GND.
Wo die herkommen ist mir leider unerklärlich :(

Habe es einmal in LT-Spice nachgebildet und hier simuliert er das 
gleiche, staun 8|

Kann mir bitte jemand einen Tip geben, wo das genau her kommt?
Die Spannung soll lediglich gegen GND gezogen werden und 
Spannungsspitzen sind wegen des Nachgeschalteten OPV nicht gerade von 
Vorteil...

Geschaltet wird mit max 30kHz, was den im Screenshot eingefügten 
Kondensator eigentlich nicht erlaubt.

Danke Euch!
Der gerade ziemlich verwirrte ;)

von Εrnst B. (ernst)


Lesenswert?

Der FET hat parasitäre Kapazitäten, bei dir ist es die Gate-Drain 
(Miller) Kapazität, die da reinspielt.

von Martin (Gast)


Lesenswert?

Das liegt an der Drain Gate Kapazität. Beim Gate-Umladen geht auch Strom 
durch die Kapazität in den Drain. Dieser ist ja hochohmig angeschlossen, 
also der Spannungspeak

von Verwirrter (Gast)


Lesenswert?

Tatsächlich, wenn ich die Gate-Spannung runter nehme, wird auch der Peak 
kleiner...
Gleich mal durchlesen was es mit der Miller-Sache auf sich hat...

Wenn ich den Ids erhöhe, bekomme ich auch den Peak weniger habe ich 
gesehen.
Habe nun ca 2mA fliessen und er ist völlig gegessen.

Da muß ich mich wohl in die Richtung noch ein wenig bilden.
Danke Euch für den Tritt ;)

Schönen Feierabend allen!

von Verwirrter (Gast)


Lesenswert?

Verwirrter schrieb:
> Wenn ich den Ids erhöhe, bekomme ich auch den Peak weniger habe ich
> gesehen.
> Habe nun ca 2mA fliessen und er ist völlig gegessen.

Shit, im RealLive dann doch nicht :(
Versuche mal heraus zu finden wie man den Effekt weg bekommt...
Der Peak ist keine Option.

von Helge A. (besupreme)


Lesenswert?

Bau einen Widerstand vors Gate. Der muß einiges größer sein als die 
geschaltete Impedanz. Damit verschwindet der peak.

In deiner Simulation ist trise und tfall = 0, das kann LTSpice nit. 
Trage besser realistische Zeiten ein.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.