Hallo, ich habe ein Verständnisproblem. Sagen wir mal ich schalte 2 npn Transistoren zusammen, um ein and Gatter zu erhalten. Wenn ich an der Basis der beiden Transistoren Spannung anlege, ist die Bedingung erfüllt. Es gilt Spannung an der Basis = (1) und keine Spannung an der Basis = (0) Wenn ich aber ein nand Gatter CMOS nehme dann ist (1) positive Spannungsversorgung (vcc) und (0) negative Spannungsversorgung (gnd). Bedeutet dies, dass die negative Spannungsversorgung (gnd) gleich 0 Volt ist? Es verwirrt mich da einmal Spannung (1) ist und keine Spannung (0) ist und ebenfalls vcc (1) ist und gnd (0) ist. Ich hoffe, dass ihr mir helfen könnt.
Flo Haber schrieb: > Sagen wir mal ich schalte 2 npn Transistoren zusammen, um ein and Gatter > zu erhalten. Mit 2xNPN gibts üblicherweise ein NAND, kein AND. In RTL Logik. > Es verwirrt mich da einmal Spannung (1) ist und keine Spannung (0) ist > und ebenfalls vcc (1) ist und gnd (0) ist. Du drückst dich sehr verwirrend aus, aber deine Verwirrung ist kaum nachvollziehbar. Denn üblicherweise gilt VCC = Spannung und GND = keine Spannung. Immerhin misst man Spannung meist gegen GND. Vielleicht irritiert sich der Begriff "negative Versorgungsspannung" für GND. Der ist tatsächlich irritierend, weil er sich auf VCC als Referenzpunkt bezieht und daher zu vermeiden. GND ist jedenfalls nicht negativ zu GND. Du solltest allerdings berücksichtigen, dass Bipolartransistoren stromgesteuert sind, weshalb ich oben die RTL Logik erwähnte.
:
Bearbeitet durch User
Flo Haber schrieb: > Bedeutet dies, dass die negative > Spannungsversorgung (gnd) gleich 0 Volt ist? GND ist per Definition 0V > Es verwirrt mich da einmal Spannung (1) ist und keine Spannung (0) ist > und ebenfalls vcc (1) ist und gnd (0) ist. Spannung und keine Spannung ist zu generell gesagt, jede Logikfamilie hat genau definiert welche Spannungspegel '1' und welche '0' sind. Bei CMOS ist >2/3*Vcc '1' und <1/3Vcc '0'.
:
Bearbeitet durch User
A. K. schrieb: > it 2xNPN gibts üblicherweise ein NAND, kein AND. In RTL Logik. Also ich meine in TTL Sorry für die verwirrende Darstellung. Ich denke auch, dass mein Verständnisproblem an gnd liegt. Es gibt ja einen low und high Pegel. Ich nehme das nand Gatter CMOS nochmal. Wenn die negative Versorgungsspannung an den beiden Eingängen anliegt, hat man doch ein low Pegel an den Eingängen. Wenn z.B. mit 9 Volt betrieben, liegt doch an der positiven Spannungsversorgung sowie an der negative Spannungsversorgung die 9 Volt an. Wieso ist dann die negative Spannungsversorgung auf low Pegel (0)?
Flo Haber schrieb: > A. K. schrieb: >> it 2xNPN gibts üblicherweise ein NAND, kein AND. In RTL Logik. > > Also ich meine in TTL In TTL kann man aus nur 2 NPNs kein (N)AND bauen https://upload.wikimedia.org/wikipedia/commons/a/ac/7400_Circuit.svg > Wieso ist dann die negative Spannungsversorgung auf low > Pegel (0)? Das ist so, das CMOS Gatter nimmt die Spannung am GND/Vss Pin als Bezugspotential für die Pegel. Ich verstehe dein Problem nicht wirklich, könntest du bitte eine Skizze dazu anfertigen?
:
Bearbeitet durch User
Flo Haber schrieb: > Wenn die negative Versorgungsspannung an den beiden Eingängen > anliegt, hat man doch ein low Pegel an den Eingängen. > Wenn z.B. mit 9 Volt betrieben, liegt doch an der positiven > Spannungsversorgung sowie an der negative Spannungsversorgung > die 9 Volt an. Wieso ist dann die negative Spannungsversorgung auf low > Pegel (0)? Du solltest mal versuchen, dir nicht dauernd selber auf die Füsse zu treten. Beziehe alle Spannungen auf GND und verzichte folgerichtig auf den Begriff der negativen Versorgungsspannung, denn die gibt es (dann) nicht. Die Versorgungsspannung hat zwar einen positiven und einen negativen Pol, aber (hier) keine negative Spannung, weil der negative Pol auf GND liegt. > Also ich meine in TTL Ein TTL NAND hat mindestens 4 Transistoren, nicht 2.
:
Bearbeitet durch User
Das was ich am Anfang meinte, ist ein and gatter mit 2 Transistoren. wie hier http://www.proggen.org/lib/exe/fetch.php?cache=&media=electronics:projects:ttl-und.jpg geht doch oder?
Flo Haber schrieb: > wie hier > http://www.proggen.org/lib/exe/fetch.php?cache=&media=electronics:projects:ttl-und.jpg > > geht doch oder? Ja, ist aber RTL (Resistor Transistor Logic) und nicht TTL, ein TTL AND sieht so aus: https://courseware.ee.calpoly.edu/~dbraun/courses/ee307/S06/Other/images/image006.jpg
:
Bearbeitet durch User
Max H. schrieb: > Ja, ist aber RTL (Resistor Transistor Logic) und nicht TTL, ein TTL AND > sieht so aus: > https://courseware.ee.calpoly.edu/~dbraun/courses/ee307/S06/Other/images/image006.jpg ok sorry auf der Seite stand halt TTL. Habe es übernommen. Auf dem Schaltplan, den ich gepostet hab. Ich verbinde die Basis von Transistor 1 und Transistor 2 mit VCC und die Transistoren schalten durch. Wenn ich sie nicht verbinde, schalten sie auch nicht durch. Eigentlich könnte man es bei dem nand CMOS auch so machen. Das ist auch meine ursprüngliche Frage. Wieso wird es so unterschiedlich gemacht. Hoffe, dass man versteht, was ich meine.
Flo Haber schrieb: > Eigentlich könnte man es bei dem nand CMOS auch so machen. > Das ist auch meine ursprüngliche Frage. Wieso wird es so unterschiedlich > gemacht. Hoffe, dass man versteht, was ich meine. Was meinst du damit? Wieso man ein CMOS Gatter nicht einfach so baut nur mit MOSFETs an Stelle der Transistoren? Oder willst du wissen, wieso man die Eingänge bei CMOS nicht offen lassen kann? Das ein Transistor Gatter ist aber ein AND kein NAND. BTW: Ein CMOS NAND sieht so aus: https://upload.wikimedia.org/wikipedia/commons/thumb/d/d7/Cmos_nand.svg/300px-Cmos_nand.svg.png
:
Bearbeitet durch User
Max H. schrieb: > Was meinst du damit? Wieso man ein CMOS Gatter nicht einfach so baut nur > mit MOSFETs an Stelle der Transistoren? > Oder willst du wissen, wieso man die Eingänge bei CMOS nicht offen > lassen kann? Wieso man die Eingänge nicht offen lassen kann, kannst du mir auch erkären. Ich denke bin auch einfach davon geprägt, dass in der Schule einem immer beigebracht wurde Strom ein (1) Strom aus (0).
Flo Haber schrieb: > Wieso man die Eingänge nicht offen lassen kann, kannst du mir auch > erkären. Weil die CMOS eine sehr hohen Eingangswiderstand habe und deshalb schon ganz kleine Störungen den Pegel am Eingang ändern können.
:
Bearbeitet durch User
Hallo Flo, um von den verwirrenden Spannungen weg zu kommen wurden die Pegelangaben eingeführt. Es gibt Spannungs- und Logik-Pegel. Der Spannungspegel H (High) markiert die höhere Spannung, unabhängig von ihrem Wert. Der Spannungspegel L (Low) kennzeichnet die niedrigere Spannung (Wertunabhängig) Es gibt also nur zwei Zustände - höhere (H) und niedrigere (L) Spannung. Diesen Spannungspegeln sind zwei Logikpegel (0 oder 1) zugeordnet. Da gibt es zwei verschiedene Zuordnungen - Die positive- oder die negative- Logik. Positive Logik: H = 1, L = 0 Negative Logik: H = 0, L = 1 Wenn nichts anderes angegeben ist wird heute die positive Logik verwendet. Spontan fällt mir als Beispiel für negative Logik die RS232-Schnittstelle ein. Ihr Ruhespannungspegel ist "L" (-3V bis -15V), das entspricht dem Logikpegel "1" wegen negativer Logik. Für logische Betrachtungen besser weg von absoluten Spannungen und "H/L" oder "0/1" verwenden. Das Beispiel mit den zwei NPN-Transistoren kann nur funktionieren, wenn du die Transistoren mit jeweils eigenen Basiswiderständen versiehst. Anderenfalls bestimmt der untere Transistor die Basisspannung und der obere wird nie leitend. Gruß. Tom
Ok danke. Funktionieren CPUs dann mit positiver Logik mit high und low Pegeln?
Flo Haber schrieb: > Funktionieren CPUs dann mit positiver Logik mit high und low > Pegeln? Mit High und Low Pegeln arbeitet jeder digitale Schaltkreis. Die meisten CPUs werden mit Positiver Logik arbeiten, es kann aber auch Ausnahmen geben... Wenn du dich auch einen Bestimmten Prozessor beziehst, kann man das sicher im Datenblatt nachlesen.
:
Bearbeitet durch User
Hätte z.B. an einen aktuellen intel I7 gedacht. Also kann man streng genommen sagen, dass immer Spannung anliegt die high und low Pegel. Und was man immer hört, dass mit Strom ein und aus gearbeitet wird nicht richtig ist?
Es wird nit mit "Ein und Aus" gearbeitet. Eher, grob vereinfacht, mit "Strom rein und raus". Besonders bei MOS-Logik. Da fließt so lange Strom rein, bis der Eingang aufgeladen ist. Will man nun umschalten, muß der Strom wieder raus, bis der Eingang entladen ist. Das gilt ein wenig auch für bipolare Logik, weil auch ein Basisanschluß ein wenig Ladung speichern kann.
Flo Haber schrieb: > Und was man immer hört, dass mit Strom ein und aus > gearbeitet wird nicht richtig ist? Technisch gesehen nicht, das ist nur eine Vereinfachung dass es auch nicht Techniker verstehen. Das kann jetzt verwirrend sein, aber bei TTL ist es genau umgekehrt: Bei High fließt kaum Strom (40µA) während bei Low Strom (-1.6mA) aus dem Eingang in den Ausgang fließt... Siehe Seite 3: http://www.ti.com/lit/ds/symlink/dm5401.pdf Bei CMOS fließ nur Strom und die Eingangskapazität der Gatter zu laden und entladen, im statischen Zustand sind es nur Leckströme. Bei deiner RTL Logic trifft es aber wirklich zu: - '1' Strom fließt in den Eingang um dem Transistor zu schalten - '0' kein Strom fließt, der Transistor sperrt.
:
Bearbeitet durch User
Vielen Dank für die Antworten. Es ist jetzt vieles klarer. Kann noch jemand ein gutes Buch empfehlen, in das ich mich einlesen kann?
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.