Nabend, ich habe hier einen FPGA: http://www.reichelt.at/XC3S-200-VQ100/3/index.html?&ACTION=3&LA=446&ARTICLE=70580&artnr=XC3S+200+VQ100&SEARCH=fpga Aber ich weiß nicht wirklich genau, was der jetzt nun alles kann. Z.B. beim Datenblatt auf Seite 3 unten in der Tabelle steht "System Gates". Was meint man damit? Sind so viele Gatter im FPGA hier enthalten? Aber das sagt doch "Equivalent Logic Cells" schon aus oder nicht? Was für Daten könnte man herausnehmen, um diesen Baustein kurz zu beschreiben was der kann? (also geschwindigkeit, anzahl der logikblöcke etc.) LG fpga_test
In so einen FPGA passt zb eine 8bit CPU rein http://www.mikrocontroller.net/articles/ZPU:_Softcore_Implementierung_auf_Spartan-3_FPGA
Aber was ist der Unterschied zwischen System Gates und Equivalent Logic Cells? In dem Datasheet hier: https://cdn-reichelt.de/documents/datenblatt/A300/XC3S200TQ144_XC3S200VQ100_XIL.pdf (S.2 Tabelle unten) Der XCS200 hat 4320 Logic Cells und 480 IOBs und 173 I/Os. Eine IOB ist doch eine Logikzelle oder? Wie kommt man da auf 4320?
fpga_test schrieb: > Eine IOB ist doch eine Logikzelle oder? Nein. Das ist ein IO Block. Der kann einen Pin ans Fabric anbinden. Er hat aber keine LUT und kann daher keine Logik abbilden. Mit den Logic Cells probierst du am besten auch mal diese Google Sache aus... ;-) Da kommt dann schnell raus, was eine LC ausmacht. Und du siehst leicht den Unterschied zum IOB. Und frag am besten nicht, wie Verkäufer auf diese Gatterzahlen kommen...
:
Bearbeitet durch Moderator
"A logic cell consists of a lookup table, a flip flop, and connection to adjacent cells. The lookup table uses combinatorial logic to implement a 4-input expression (and, or, nand, addition, etc.)" Steht hier: http://digital.ni.com/public.nsf/allkb/33D4F29F1483548586256D740058B428 Und genau so eine LUT und ein Flipflop ist ja in einem CLB drinnen, oder nicht?
CPLD arbeiten nicht mit der Sorte Loop up wie FPGAs. Das ist nicht vergleichbar. Die Resourcen sind auch nicht immer direkt abschätztbar, weil synthesebahängig unterschiedliche Ergebnisse möglich sind. Was man also in einen FPGA reinbekommt, ist immer etwas wage und differiert um +/- 30%, besonders bei Multipliern und Slices. Was du aber eigentlich wissen willst, ist, wie performant der SE ist: Antwort: Der ist total überholt und wird nur noch dort eingesetzt, wo man unbedingt 3,3V braucht.
Ja aber was ist nun "System Gates"? Wenn die Anzahl der Logikzellen 4000 beträgt, warum gibt es dann nur 480 CLBs? Eine Logikzelle ist doch ein CLB oder? Oder macht man aus mehreren Logikzellen CLBs? Und wie viele FLOPs hat dieser FPGA hier. Im Datasheet steht nichts davon.
@fpga_test (Gast) >Ja aber was ist nun "System Gates"? Eine reine Marketingzahl, die praktisch keine Bedeutiung hat. Ursprünglich mal erfunden, um FPGAs mit den ASICs zu vergleichen. >Eine Logikzelle ist doch ein CLB oder? Nein. > Oder macht man aus mehreren Logikzellen CLBs? Auch CLB ist nicht streng definiert, je nach FPGA-Familie sind da verschieden viele kleinere Logikzellen drin. Bei Xilinx sind das die Slices, bei Altera die ELB (oder so ähnlich). >Und wie viele FLOPs hat dieser FPGA hier. Was denn für FLOPs? Floating Operation per second? Gar keine. Oder meinst du FlipFlops? > Im Datasheet steht nichts davon. Doch, aber halt nicht direkt. Dieser FPGA (XC3S200) hat 1,792 Slices und jedes Slice besteht aus zwei LUTs mit je 4 Eingängen und zwei FlipFlops.
LE = Logical Element CLB = ... Logical Block Block <=> Element! >Flops Die Betrachtung macht bei FPGAs solange keinen Sinn, solange man nicht die Schaltung definiert. Lediglich eine Maximalauslastung liesse sich errechnen, indem man jede Schiebeoperation als eine Multiplikation mit 2 interpretiert und damit JEDES FF ein DSP ist und eine Brechnung durchführt. Macht sehr schnell einige hundert Giga FLOPS. Real kann man davon ausgehen, dass zwischen 1% und 10% eines FPGA so rechnen und der Rest schaltet und verwaltet oder nicht nennenswert schnell agiert. Damit ergibt sich bei einem Füllgrad von 50%: FLOPS (FPGA) ungefähr Taktfrequenz x Slices / 100
Hm ok danke. Der sparta3 hier hat 4 slices(logikzellen) pro CLB. --> 480*4= ca. 1900 Was ist mit dem restlichen Logic Cells?
@ fpga_test (Gast)
>Was ist mit dem restlichen Logic Cells?
Die stecken als Zusatzlogik in den Slices, denn dort ist noch nem Menge
cleverer Logik drin, damit viele Logikoperation möglichst schnell sind
(Carry Chain für Addierer etc.)
Ahh ok und ist bei Xilinx nun ein IOB = ein I/O-Pin? Eig. schon oder?
Ja aber da sind auch noch paar FlipFlops drin, IFF, OFF, IDDR, ODDR...allerdings keine Logik mehr.
:
Bearbeitet durch User
fpga_test schrieb: > Ahh ok und ist bei Xilinx nun ein IOB = ein I/O-Pin? Eig. schon oder? Ein IOB (Input-Output-Block) kann einen I/O-Pin am Gehäuse bedienen. Wie viele I/O-Pins du hast, definiert aber das Gehäuse und nicht der Chip. fpga_test schrieb: > Der XCS200 hat 4320 Logic Cells und 480 IOBs und 173 I/Os. Konkret in deinem Beispiel von oben: - Du hast 480 IOB, könntest also max. 480 I/O-Pins bedienen - Am Gehäuse sind für den Benutzer sind 173 I/O-Pins verfügbar, die restlichen sind nicht angeschlossen. Das macht der FPGA Hersteller, damit er nur wenige verschiedene Silizium-Chips bauen muss aber trotzdem viele verschiedene Grössen (Fläche des Gehäuses, Anzahl I/Os) verkaufen kann. Nur steht das ganze im gegensatz zu deiner allerersten Frage: fpga_test schrieb: > ich habe hier einen FPGA: > http://www.reichelt.at/XC3S-200-VQ100/3/index.html?&ACTION=3&LA=446&ARTICLE=70580&artnr=XC3S+200+VQ100&SEARCH=fpga Dieser Chip hat 100 Anschlüsse, da können keine 173 I/O-Pins rauskommen. Am besten die Tabellen nochmals genau studieren.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.