Fragen zum Transmission-Gate (Messergebnis)

[F. N. (bobba)]

Hallo zusammen.

Ich bin momentan wirklich am verzweifeln und hoffe das mir hier als 
letzte Anlaufstelle geholfen werden kann :)

Und zwar muss ich für meine Elektronik-Vorlesung eine Schaltung mit 
Transmission-Gate aufbauen und für verschiedene Zustände den 
Ausgangsstrom angeben.
Die Schaltung dafür befindet sich im Anhang.
Für den ersten Fall, soll ich am Knoten Nr.5 eine Spannung von 
Referenzspannung (4.5V) + 2.5V mit dem Poti einstellen (also 7V).
Dann soll ich das Gate vom N-Kanal Transistor (M1) auf VDD legen und das 
Gate vom P-Kanal Transistor (M2) auf Masse bzw Vss.

Gesagt getan, anbei noch das Datenblatt 
(http://www.eletrica.ufpr.br/ufpr2/professor/36/TE215/CD4007.pdf) für 
den MOS-FET Baustein und ein Bild meines Aufbaus (eine alte + neue 
Version da ich es neu aufgebaut hatte um Fehler zu vermeiden).

Jetzt ging es also ans Messen...
Erste Schwierigkeit: Die 7V am Punkt 5 genau einzustellen, da er dank 
der Rückkopplung ab bestimmten Punkten springt. (Ich hatte es auch 1x 
ohne die Rückkoplung gemacht was keinen großen Unterschied im 
Ausgangsstrom verursacht hatte).
Als ich circa die 7V dran hatte, hab ich die Kopplung weggenommen und 
dann mein Multimeter dazwischen geschaltet um den Strom, der durch beide 
MOS-FETs geht, zu messen.
Als Ergebnis erhielt ich bei Transmission1 0.71mA und bei Transmission2, 
0.3mA.
Jetzt sollte ich noch abwechselnd den N- oder P-Kanal MOS-FET 
ausschalten um zu messen von wem welcher Anteil zum Strom kommt.
Hier kam, wie auch erwartet, raus, dass der Strom überwiegend durch den 
P-Kanal Transistor (M2) fließt, da hier ja eine "hohe" negative 
Gate-Source-Spannung anliegt.
Und beim N-Kanal Transistor eine eher geringes positives VGS was diesen 
in Richtung Sperrzustand bringt.

Soweit so gut und auch alles wie vermutet.

Jetzt soll ich allerdings das gleiche wiederholen, allerdings mit einer 
Spannung von Referenz - 2.5V (also 2V) am Punkt 5.

Die Spannung also wieder mit dem Poti genau eingestellt und an Punkt 6 
wieder mit dem Multimeter den Strom, der durch beide Transistoren 
fließt, gemessen.
Hier ergab sich jetzt ein Wert von 12mA.
2mA fallen am P-Kanal FET ab und 10mA am N-Kanal.

Das der Strom jetzt etwas größer sein sollte, da der Widerstand des 
N-Kanals sich natürlich nicht symetrisch mit dem des P-Kanals verhält, 
hatte ich vermutet.
Allerdings erscheint mir 12mA doch schon ziemlich hoch im Vergleich zu 
den 0.7mA von der ersten Messung (mal abgesehen davon, dass der Strom 
nicht konstant bleibt wenn ich am Poti drehe was ebenfalls anders als 
bei Messung aus 1 um die 7V rum ist).
Und weiterhin wundert mich auch das am P-Kanal die 2mA fließen obwohl 
dieser ja quasi gesperrt sein sollte.

Deswegen jetzt meine Frage:
Können die Werte so stimmen oder gehe ich recht der Annahme, dass 
irgendetwas nicht richtig funktioniert?

Ich wäre wirklich sehr dankbar wenn mir jemand bei diesen Problem helfen 
könnte :)

mfg Bobba

p.s. Bitte nicht auf irgendwelche Artikel zur Funktion von MOS-FETs oder 
Transmission-Gate verlinken...ich hab schon einige Seiten durchwühlt und 
kann es mir immernoch nicht erklären :(

[U. M. (oeletronika)]

Hallo,
ohne sich jetzt tief in die spezielle Schaltung einzuarbeiten hätte ich 
einen Hinweis zur konkreten Frage.

Du hast doch die Kennlinie der FET aus den Datenblättern.
Mit den konkreten Werten insbesondere U_gs und U_ds solltest du den 
Arbeitspunkt der FET bestimmen können.
Allerdings müssen die FET sich nicht sklavisch an das Datasheet halten.
Also besser gleich mal eben selber die Kennlinie im interessierenden 
Bereich aufnehmen. Dann hast du auch was handfestes.
Gruß Öletronika

[Frank (Gast)]

Das ist falsch geschaltet. Nimm mal PIN 1,2,3,4,5 für das 
Transmissionsgate.

[F. N. (bobba)]

Hallo Öletronika.

Erstmal Danke für die Antwort :)

In dem Datenblatt welches ich benutze befindet sich leider keine 
Kennlinie.
In diesem 
(http://pdf1.alldatasheet.com/datasheet-pdf/view/26835/TI/CD4007.html) 
sind allerdings ein paar.

Gemessen hab ich im 2V-Fall jetzt folgendes:
Am N-Kanal:
U_gs (Pin 3 auf 4) = 6.34V
U_ds (Pin 5 auf 4) = 2.3V
(Pin 4 ist der, der vom OPV kommt)

Am P-Kanal:
U_gs (Pin 18 auf 12) = -4.3V
U_ds (Pin 11 auf 12) = -2.1V

Und falls ich Drain und Source Vertauscht haben sollte:
Am N-Kanal:
U_gs (Pin 3 auf 5) = 4V
U_ds (Pin 4 auf 5) = -2.3V
(Müsste oben richtig sein oder?)

Besonders schlau werd ich aus der Kennlinie jetzt leider nicht, da sie 
irgendwie alle auf negativen U_gs & U_ds eingehen und nicht ersichtlich 
is ob der P- oder N-Kanal gemeint ist (oder ich bin mal wieder blind) :(

Bin weiterhin Dankbar für Hilfe :)

mfg Bobba

edit:
Frank schrieb:
> Das ist falsch geschaltet. Nimm mal PIN 1,2,3,4,5 für das
> Transmissionsgate.

Hallo Frank.

Danke für die Antwort :)

Die 2 MOS-FETs hängen doch mit ihrem Gate beide an Pin 3.
So kann ich doch garnicht die Gate-Spannung für P-Kanal auf Masse und 
für N-Kanal auf VDD legen bzw sie einzelnd de- & aktivieren oder wie 
sollte ich das machen?

mfg Bobba

[U. M. (oeletronika)]

> F. N. schrieb:
> In dem Datenblatt welches ich benutze befindet sich leider keine
> Kennlinie.
Hallo,
wenn du da nix greifbares hast, dann würde ich dir doch empfehlen, die 
Kennlinien mal selber aufzunehmen.
Brauchst das ja nur für den konkreten Anwendungsbereich machen.
Ist eine reine Fleißarbeit, aber evtl. bringt dir das auch echten 
Erkenntnisgewinn.
Da merkst du dann auch selber viel eher, wenn du Schaltungsfehler hast.
Gruß Oletronika

[Achim S. (Gast)]

Hier findest du ein Spice-Modell für den 4007:
materias.fi.uba.ar/6625/TPs/TP1/CD4007.lib

Damit kannst du dir Kennlinien der einzelnen Transistoren simulieren 
(siehe Anhang). Oder du könntest spaßeshalber auch mal deine gesamte 
Schaltung durchsimulieren.

[Frank (Gast)]

F. N. schrieb:
> edit:
> Frank schrieb:
>> Das ist falsch geschaltet. Nimm mal PIN 1,2,3,4,5 für das
>> Transmissionsgate.
>
> Hallo Frank.
>
> Danke für die Antwort :)
>
> Die 2 MOS-FETs hängen doch mit ihrem Gate beide an Pin 3.
> So kann ich doch garnicht die Gate-Spannung für P-Kanal auf Masse und
> für N-Kanal auf VDD legen bzw sie einzelnd de- & aktivieren oder wie
> sollte ich das machen?
>
> mfg Bobba
Jetzt war ich irgendwie auf dem falschen Trip und hab Inverter mit 
Transmissionsgate verwechselt. Ich habe mich jedenfalls daran gestört, 
daß Du da zwei ungepaarte Transistoren aus dem 4007 rausgepickt hast. 
Bleibt Dir beim 4007 aber nix anders übrig, da hast Du recht.

Es stimmt was anderes nicht:
Bei beiden Transistoren ist das Gate unbeschaltet laut Schaltplan. Du 
hast aber die Gates angeschaltet. Also nimm die Gate Anschlüsse weg, 
sonst entspricht es nicht dem Schaltplan. Die Bulk-Anschlüsse hast Du ja 
über 7/14 angeschlossen.

[Helge A. (besupreme)]

Dein npn kann viel mehr Strom liefern als der 10k-Widerstand nach Masse. 
Dadurch sind deine Messungen sehr verschieden.

[F. N. (bobba)]

Hallo.

Danke erneut für die Antworten :)

@Achim
Danke für die Simulation.
Dem Kennlinienfeld kann ich ja jetzt schon beim ersten hingucken 
entnehmen das ich mit 10mA zu hoch bin...

@Frank
Nee das soll so sein.
Die Gates sind nach dem Schaltplan unbeschaltet, da ich sie für die 
Messungen entweder auf Masse oder auf VDD ziehen soll (je nach dem ob 
ich beide, den N- oder den P-Kanal Transistor an bzw ausschalten will).
Aber ich hätte die Aufgabe noch mit kopieren sollen, da haste recht.
Mein Fehler.
Die Schaltung wollte ich schonmal durchsimulieren, aber da kam nur 
blödsinn raus (was auch daran liegen könnte das ich mit LTSpice nicht so 
fit bin).

@Helge
Sowas ähnliches hatte ich auch Vermutet.
Allerdings kamen mir 10mA etwas sehr hoch im Vergleich zu 0.7mA vor.
Und das simulierte Kennlinienfeld von Achim, wonach es irgendwo bei 5mA 
liegen müsste, unterstützt die Vermutung, dass irgendetwas falsch an 
meiner Schaltung ist.

Jetzt hab ich das Gate zum 3. mal neu aufgebaut und es ändert sich 
leider immernoch nichts an den Lösungen.
Auch nen neuen MOS-FET Baustein hab ich benutzt was ebenfalls keine 
Änderung ergab.
So langsam bin ich mit meinem Latein am Ende :/

Bin weiterhin dankbar für Hilfe.

mfg Bobba

[Achim S. (Gast)]

F. N. schrieb:
> Dem Kennlinienfeld kann ich ja jetzt schon beim ersten hingucken
> entnehmen das ich mit 10mA zu hoch bin...

na, nicht ganz so schnell. Denk daran, dass die simulierten Kennlinien 
nur typische Werte darstellen und deine konkreten FETs davon abweichen 
können. Außerdem habe ich gestern abend mit 5V Versorgung simuliert, 
dein Versorgung läuft auf 9V. Deshalb hier noch mal Übetragungs- und 
AusgangsKL für 9V.

Wenn der gemessene Strom so stark springt: kann es nicht einfach sein, 
dass dein mitgekoppelter OPV beim Umschalten der FETs gesprungen ist?

Ich verstehe die Beschaltung des OPV nicht wirklich, aber ich denke 
einfach mal laut: bei durchgeschaltetem Transmission Gate hast du eine 
starke Mitkopplung, dein OPV arbeitet als Komparator mit Hysterese. Die 
ca. 7V am Ausgang ergeben sich einfach aus der Aussteuerbarkeit bei 9V 
Versorgung.  Wenn das Transmission Gate hochohmig wird, überwiegt 
vielleicht die Gegenkopplung über die Widerstände und der OPV arbeitet 
linear. Dann hast du in den beiden Fällen ganz unterschiedliche 
Spannungen an Knoten 5 und damit ganz unterschiedliche Ströme.

Ist nur eine Idee, aber lässt sich leicht nachprüfen, wenn du für die 
unterschiedlichen Gateansteuerungen jeweils alle Spannungen misst 
(Knoten 5 und 6).

[Marcus H. (Firma: www.harerod.de) (lungfish)]

Hi Bobba,
Helge hat schon den entscheidenden Hinweis darauf gegeben, dass Deine 
Spannungsreferenz nur 450uA versenken kann.

Bis zu welchem Strom möchtest Du messen? Daraus ergibt sich der der 
Emitterwiderstand der Spannungsquelle.

Ein Blick auf die Ausgangsströme der 4007-Transistoren bringt uns in den 
Bereich von 5mA.

Um genug Regelreserve für die Stromquelle zu haben, schlage ich 470R 
vor.

Tausch den Widerstand, überprüfe Dein Breadboard nach Wacklern, stelle 
sicher, dass Deine Batterie geladen ist und messe.

Bin gespannt auf Deine Ergebnisse,
 Marcus

[Yalu X. (yalu) (Moderator)]

F. N. schrieb:
> Allerdings kamen mir 10mA etwas sehr hoch im Vergleich zu 0.7mA vor.

Wenn die Transmissionline bei den 2,5V Spannungsdifferenz zwischen den
beiden Enden 10mA leitet, entspricht das einem Durchgangswiderstand von
250Ω. Das ist durchaus plausibel.

Die 0,7mA fließen rein rechnerisch durch den 10kΩ bei den angelegten 7V.
In diesem Fall hat die Transmissionline auf den Stromfluss kaum eine
Auswirkung, da ihr Durchgangswiderstand von 250Ω (s.o.) sehr klein im
Vergleich zu den 10kΩ ist.

Edit/Korrektur:

Natürlich muss es hier Transmission-Gate statt Transmissionline heißen
(s. folgender Beitrag von Marcus).

[Marcus H. (Firma: www.harerod.de) (lungfish)]

@Yalu: Vorsicht, Du sprichst mit einem Studenten, dem wir keine falschen 
Begriffe beibringen wollen! ->
Bei der hier gewählten Arbeitsfrequenz müssen wir das Transmissiongate 
sicher noch nicht als Transmissionline betrachten. ;)
Hab erst gestern Deinen klasse 
[Beitrag "Re: MOSFET Linearbetrieb möglich?"] 
gelesen - Danke!

[Yalu X. (yalu) (Moderator)]

Marcus H. schrieb:
> @Yalu: Vorsicht, Du sprichst mit einem Studenten, dem wir keine falschen
> Begriffe beibringen wollen! ->
> Bei der hier gewählten Arbeitsfrequenz müssen wir das Transmissiongate
> sicher noch nicht als Transmissionline betrachten. ;)

Mist, wie komme ich nur auf Transmissionline?

Klar sollte das Transmission-Gate heißen. Danke für den Hinweis.

> Hab erst gestern Deinen klasse
> [Beitrag "Re: MOSFET Linearbetrieb möglich?"]
> gelesen - Danke!

Danke für die Blumen :)

[F. N. (bobba)]

Hallo zusammen.

Danke wieder für die Antworten :)
Anbei mal die komplette Aufgabenstellung zu dem was ich messen soll.

@Marcus
Ich verstehe glaub ich nicht so richtig was ich machen soll.
Die Spannung am Knoten 5 stelle ich bei angelegter Spannung über das 
Poti ein.
Im Falle 1 sind das 7V und im Fall 2 die 2V.
Wenn ich jetzt richtig der Annahme gehe das der Anschluß, der vom OPV in 
das T-Gate geht, für den N-Kanal FET der Source Anschluß ist, müsste 
hier für Fall 1 ein U_gs von 2V und im Fall 2 von 6V abfallen.
(Deckt sich mit den Messungen)

So jetzt habe ich im Fall 1 (beide FETS sind geöffnet und über das Poti 
sind am Punkt 5 7V angelegt) einen Ausgangsstrom durch das T-Gate von 
0.7 mA.
Lege ich nun das Gate vom N-Kanal FET auf Masse, bleibt es bei den 
0.7mA.
Lege ich das Gate vom P-Kanal FET auf Masse fließt garkein Strom mehr.
Also ist der P-FET offen und der N-FET gesperrt. (Also reicht ein U_gs 
von 2V anscheinend nicht aus für den leitenden Zustand (UTH kann ich im 
Datenblatt leider nicht finden))

Fall 2 (beide FETS geöffnet und über das Poti sind am Punkt 5 2V 
angelegt):
Hier messe ich jetzt einen Strom von -10mA (Rote Leitung an den Ausgang 
vom T-Gate und die schwarze auf den +Pin vom OPV.
Schalte ich jetzt den N-FET aus erhalte ich einen Strom von -2.2mA durch 
den P-FET.
Und schalte ich den P-FET aus, erhalte ich einen Strom von -8mA durch 
den N-FET.
->Das U_gs von 6V am N-FET lässt diesen gut durchschalten (U_ds beträgt 
2V).

Was ich jetzt allerdings nicht verstehe:
Im Fall 2 (2V an Punkt 5) messe ich am P-FET ein U_gs (wieder der Pin am 
OPV Ausgang als Source betrachtet) von -2V (deckt sich mit der Theorie) 
und ein U_ds von ebenfalls ca 2V (deckt sich auch mit meinen 
Erwartungen).
Was mich jetzt wundert ist, dass der P-FET mit 2mA fast den 3fachen 
Strom liefert wie zuvor als er ganz klar geöffnet war. (Ich hatte 
eigentlich vermutet, dass der Sinn dieses Versuches wäre zu sehen, dass 
der P-FET in diesem Fall in Richtung Sperrzustand geht und der Strom 
komplett durch den N-FET fließt...).

Ich stell jetzt mal aus diesen Ergebnissen meine Amateurtheorie auf, 
dass der N-FET im Sperrzustand einen wesentlich höheren Widerstand hat 
und deswegen durch den leitenden P-FET nur die 0.7mA fließen.
Und im zweiten Fall, bediengt das beide noch durchschalten, der 
Widerstand kleiner ist was die großen Ströme erklären könnte?

Mit der Kennlinie von Achim (Danke nochmal dafür) sehen die 8mA durch 
den N-FET bei U_gs = 6V auch garnicht mehr so falsch aus :)

Ich tu mich jetzt grad nur mit den Vorzeichen etwas schwer weil ich 
nicht genau weiß ob meine Messrichtungen (da ich mir mit Source & Drain 
noch unsicher bin) immer so korrekt sind.

Ich skizziere jetzt mal meine Messaufbauten anhand des Schaltbildes und 
schreib meine Messungen an.
Kommt dann mit nem edit rein.

Weiterhin danke für die tolle Hilfe :)

mfg Bobba

[Marcus H. (Firma: www.harerod.de) (lungfish)]

Hi Bobba,
so kurz vor "Krauts gegen Burgers Soccer" nur ein paar Ideen:

- die Spannungsquelle in Deiner Vorgabe kann nur sehr wenig Strom 
senken. D.h. wenn das Potential von 5 höher als von 2 ist, dann ist die 
Spannungsquelle das begrenzende Element.

- was meinst Du mit "Ausschalten"? Gate offen oder Ugs=0 oder noch 
besser Ugs so gepolt, dass der Transistor sperrt?

- zeichne bitte mal in Deine Vorgabe die 
Transistoranschlussbezeichnungen ein, damit wir sicher sind, dass hier 
alles passt. Daneben bitte die 4007-Pinbezeichnungen.

Bis nachher,
 Marcus

[F. N. (bobba)]

Hallo.

So anbei die Bilder mit meinen Messergebnissen.

Jetzt ist meine Frage 1:
Haut das mit dem Strom so hin?

Frage 2:
Wieso fließt im Fall1_2 (Fall2_2) soviel Strom durch den P-FET?
Ich find leider grad nicht die Tresholdspannung für die beiden FETs.
Aber die Formel für den leitenden Bereich beim N-FET wäre ja:
UGS > UTH, 0< UDS < UGS-UTH
Aber die gilt bestimmt nicht in der Form auch für den P-FET oder?
Nach meiner Theorie müsste der P-FET in Fall1_2 & Fall2_2 ähnlich wie 
der N-FET in Fall1_7 & Fall3_7, sperren.

Danke weiterhin :)

mfg Bobba

[Marcus H. (Firma: www.harerod.de) (lungfish)]

Hallo Bobba,
ich versuche gerade den Zusammenhang zwischen der Vorgabe und dem CD4007 
Innenleben nachzuvollziehen.
Im TI Datenblatt gibt es ein functional diagram - siehe Anhang.
[http://www.ti.com/general/docs/lit/getliterature.tsp?genericPartNumber=cd4007ub&fileType=pdf]
Weitere Details in Fig1
Grüße,
 Marcus

[F. N. (bobba)]

Hallo Marcus,

genau das hatte ich auch schonmal gefunden.
Alle P-FETS sind mit dem Bulk automatisch mit VSS verbunden und alle 
N-FETS mit VDD.
Damit ich die Gates der beiden FETS seperat beschalten kann muss ich 
also einen von der einen und einen von der anderen Seite nehmen.

Anbei mal ein Bild zur Veranschaulichung wie ich die Pins belegt habe.
Grün sind die Gate-Anschlüsse.

mfg Bobba

[Marcus H. (Firma: www.harerod.de) (lungfish)]

Super, nun wo das das Innenleben cd CD4007 offen liegt, können wir nach 
parasitären Elementen suchen, die einen Einfluss haben können.
Ich habe hier grad mal Fig1 aus dem Drucker geholt...

Übertragungsfunktionen sind auch im Texas-Datenblatt p3/16.

[Marcus H. (Firma: www.harerod.de) (lungfish)]

Fall2_2: Liegt das Gate von M2 auf 0V und Ubat liegt an?
Punkt6 ist auf höherem Potential als Punkt5 und zugleich ist das Gate 
negativer als Punkt6.
Sieht aus als ob die Einschaltbedingung für einen P-Kanal MOSFET erfüllt 
sind.
Die Teile können Strom in beide Richtungen durchlassen. Zum Ausschalten 
müsste das Gatepotential höher/gleich wie die Potentiale der anderen 
Elektroden sein (ich verwende die Begriffe Drain Source mal absichtlich 
nicht).

[Marcus H. (Firma: www.harerod.de) (lungfish)]

Gedanken beim Durchblättern der Ergebnisse:

Fall1_7: Spannungsquelle überlastet - der 10k Widerstand, gelle?
Fall2_7: auch nicht wirklich verwertbar - Spannungsquelle strikes again.
Fall3_7: nun ist aber wirklich aus - wie es sich gehört
Fall1_2: sehr schön - ein Grund, die Spannungsquelle auf 20mA push/pull 
auszulegen - 220R
Fall2_2: p-Kanal ein bisserl offen, wie besprochen
Fall2_2: n-Kanal ein bisserl offen, mehr als p in Fall2_2, nichts 
unerwartetes

Zusammenfassend:
- Gratuliere - Dein Breadboard hat keine erkennbaren Wackelkontakte
- reduziere mal den Emitterwiderstand - dann kannst Du auch sinnvolle 
Vorwärtströme messen

Sieht meiner Meinung nach sehr gut aus!

[F. N. (bobba)]

Hallo Marcus,

So langsam bin ich völlig verwirrt :/

Nochmal kurz zu den Basics:
Ein MOS-FET schaltet durch sobald sein U_gs > Uth ist.
Das wäre für den N-FET ne positive und für den P-FET ne negative 
Spannung.
Gleichzeitig darf die U_ds nicht größer als U_gs - Uth werden.
Sollte U_ds größer werden als U_gs - Uth (und U_gs > Uth noch gelten) 
geht der MOS_FET in den Sättigungsbereich und liefert viel Strom.

Im Fall1_7 haben wir am N-FET eine kleine U_gs (die vermutlich kleiner 
ist als Uth) und deswegen sperrt dieser.
Der P-FET hat allerdings nen U_gs welches ihn 100% leitend machen 
müsste.

Im Fall1_2 müsste ich jetzt nach deiner Erklärung Drain & Source 
vertauschen oder?
Also würde für den N-FET ein U_gs von ca 4.5V anliegen mit nem U_ds von 
-2.3V.
Jetzt hab ich aber doch als Bediengung das U_ds > 0 sein muss da er 
sonst sperrt oder nicht?

Ich glaube wenn wir kurz die Fälle 1_7 & 1_2 durchgehen könnten mit den 
gemessenen Werten und den Bediengungen wann welcher FET leitet würde mir 
das grad am meisten helfen^^.

Danke weiterhin für die Hilfe :)

mfg Bobba

edit:
Freut mich das es anscheinend funktioniert wie es soll :)
Jetzt hapert es nurnoch am Verständnis bei mir.

[Marcus H. (Firma: www.harerod.de) (lungfish)]

Yo, gerne. Schau mal in Dein Email Postfach...

[F. N. (bobba)]

So ich hab die Messung jetzt mit 200 Ohm am Emitter wiederholt.
Diesmal bleibt mir die Versorgungsspannung auch stabil auf 4.5V :)

Das Ergebnis sieht jetzt auch wesentlich besser aus als vorher.
Dennoch passiert etwas unerwartetes.
Ich messe einen gemeinsamen Ausgangsstrom von 8mA.
Diese kommen allerdings vom P-FET.
Lege ich das Gate vom P-FET auf U-batt (also Fall3_7) fließen 0mA.
Der N-FET scheint immernoch zu sperren obwohl er ein positives U_gs von 
~4.5V anliegen hat.

Naja ich mach erstmal schluß für heute und guck morgen nochmal nach.

Ich bedanke mich nochmal vielmals für die Hilfe :)

mfg Bobba

[Marcus H. (Firma: www.harerod.de) (lungfish)]

Hallo nochmal!

Hinter den Kulissen hatten bobba und ich noch einen regen Austausch.
Ich habe die Schaltung hier mit einer einstellbaren 
Transistorspannungsquelle auf einer Lochrasterplatine nachgebaut und ans 
Labornetzteil angeschlossen.

Die Beschaltung am CD4007 ist original die vom Thread-Owner: 14-VDD, 
7-VSS, 5/12-IO5, 4/11-IO6, 3-GN, 10-GP, der Rest offen.
VDD-VSS = 9V, P_IO6 = 4,5V (Transistorquelle), P_IO5 variabel.

Alle Messergebnisse sind wie beim Thread-Owner. Wie zuvor fällt die 
Messung, bei der allein der N-Kanal angesteuert wird, etwas aus dem 
Rahmen. (erstes Bild, Zeile 16)

Vielleicht ist die Threshold-Spannung des Transistors höher als 4,5V?

Dazu wurde die Messung bei VDD-VSS = 15V, P_IO6 = 7,5V 
(Transistorquelle), P_IO5 variabel wiederholt. Und siehe da, im zweiten 
Bild sehen wir den N-Kanal in beide Richtungen leitend. (Zeile 42)
Erst bei einer Potentialdifferenz von ca. 4,7V gegenüber den 
Außenelektroden macht dieser Transistor auf.

Das entspricht nicht der oben gezeigten LTspice Simulation!

Grüße,
 Marcus