Matlab => VHDL

[Sandy (Gast)]

Liebe Kollegen!

Ich habe mit Matlab ein VHDL File erstellt (wollte das schon immer 
ausprobieren). HDLCODE GENERATOR

Leider hat das .vhd Design keine Taktflanke dabei.

kein!

if clk'event and clk = '1' then
--...

Kann man das irgendwo einstellen, dass Matlab die obige Zeile 
dazuschreibt???

DANKE!

Bussi
Sandy

[Panzer H. (panzer1)]

Zu Deiner konkreten Frage habe ich leider keine Antwort.
Benutzt Du den Matlab HDLCoder?
Wie gut lässt sich aus Matlab-Beschreibungen HDL-Code damit generieren?
Ich weiss, man muss vorab schon gewisse hardware-lastige Dinge bedenken.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Sandy schrieb:
> Leider hat das .vhd Design keine Taktflanke dabei.
Dann wird es wohl ein komplett kombinatorisches Design sein. Das braucht 
keinen Takt...

[Sandy (Gast)]

Ja, den HDLCoder.

Genau das möchte ich herausfinden. ;)

[Maik H. (littlechip)]

Häng doch mal ein Codebeispiel an, dann kann man da auch eher was zu 
sagen :)

gruß

[shizzl (Gast)]

Solange keine speichernde Elemente (Statemachine, memory, etc ...) in 
deinem Modell ist es auch nicht noetig einen Takt zu haben.