Hallo! Ich möchte meiner Platine einen USB Port verpassen, dazu muss ich knappe 120mm Leitung verlegen, dabei braucht USB ja einen Wellenwiderstand von 90R. Nun habe ich den integrierten Impedance Calculator in meinem Ultiboard gefunden. Und wollte fragen ob hier alles richtig ist. Soweit ich das gesehen habe spielt die Länge der Leiterbahn keine Rolle bei der Berechnung. Ich nutze FR-4 Material bei einer 2 Lagigen Platine von Eurocircuits. Die Daten sind laut Eurociruits Konfigurator wie folgt: Materialdicke: 1.55mm Aussenlagen Kupferfolie 18um Mit Trace width und Spacing habe ich dann herumgespielt bis Z0 passte. Nur eine Frage noch, was muss 90 sein, Z0 oder Zdiff? Wenn ich als Trace width 1.5mm verwende ist Zdiff=90.19638 Wie ich gesehen habe ist der größte Faktor die Trace Width. Trace spacing wirkt sich nur wenig auf die Werte aus. Grüße
Angehängte Dateien:
-
USB_Widerstand.png
22 KB
:
Verschoben durch Moderator
> Soweit ich das gesehen habe spielt die Länge der Leiterbahn keine Rolle > bei der Berechnung. Stimmt, das ist allgemein so. > Mit Trace width und Spacing habe ich dann herumgespielt bis Z0 passte. > Nur eine Frage noch, was muss 90 sein, Z0 oder Zdiff? > Wenn ich als Trace width 1.5mm verwende ist Zdiff=90.19638 > > Wie ich gesehen habe ist der größte Faktor die Trace Width. Trace > spacing wirkt sich nur wenig auf die Werte aus. Auch das stimmt, ausser wenn der Abstand sehr klein gegenüber der Leiterbahnbreite wird. Die Werte für die Leiterbahnbreite aus Deinem Programm schauen allerding etwas zu klein aus aus. Mit den anegegebenen Daten bekomme ich mit anderer Software (TXLine und TNT) ca. 1.8mm Leiterbanbreite für Zdiff = 90 Ohm. Das deckt sich auch so in etwa mit meiner praktischen Erfahrung. Allerdings ist der Wert nicht so unheimlich kritisch, solange dur IRGENDWO in der Nähe von 90 Ohm bist (+/-20%) reicht das in dem Fall vollkommen aus. Die 90 Ohm sind Zdiff.
tline schrieb: > Z0 muss 45 Ohm sein und Zdiff 90 Ohm. Die Berechnung ist unbrauchbar. Patrick B. schrieb: > Aussenlagen Kupferfolie 18um Das gilt für das Basismaterial, nicht für die fertige Platine. Georg
Angehängte Dateien:
Hallo, Habe mich jetzt noch einmal umgeschaut und werde eventuell doch ein Multilayer Board nutzen. Nun meine Frage, welchen Werte muss ich nun dort eingeben bzw. wie hoch ist die Dielectric thickness zur nächsten Kupferschicht wenn ich es auf der Innenlage 1 mache? Ich habe ja einmal die obere und einmal die untere, welches nutze ich nun zur Berechnung?
Georg schrieb: > tline schrieb: >> Z0 muss 45 Ohm sein > > und Zdiff 90 Ohm. Die Berechnung ist unbrauchbar. > > Patrick B. schrieb: >> Aussenlagen Kupferfolie 18um > > Das gilt für das Basismaterial, nicht für die fertige Platine. > > Georg Ist zwar schon paar Tage her, aber trotzdem noch ein Kommentar dazu. Du hast zwar gesagt, was alles falsch ist und hier nicht gilt. Aber wenn du weißt, daß es falsch ist, mußt du ja zwangsläufig auch wissen, wie es richtig sein muß. Warum sagst du das dann nicht? Dann wäre dem Patrick viel mehr geholfen.
Was auf jeden Fall nicht allgemein stimmt, ist Z0=45 Ohm wenn Zdiff=90 Ohm. Das (Zdiff = 2*Zo) gilt nur, wenn die Leitungen nicht gekoppelt sind (d.h. weit - mehrere Leiterbahnbreiten - voneinander entfernt sind). Das ist bei den oben angegebenen Abständen nicht der Fall, da ist immer Zdiff < 2 * Zo Die Werte für Zo bzw. Zdiff erhält man am einfachsten mit einem geeigneten Simulationsprogramm (Field Solver). MMTL/TNT ist ein Beispiel (gratis!).
Patrick B. schrieb: > Ich möchte meiner Platine einen USB Port verpassen, dazu muss ich knappe > 120mm Leitung verlegen Was für ein USB? Low-, High- oder Fullspeed? Geht es an einen Mikrocontroller (Kategorie bis Cortex M4+)? -> du bekommst nie die Datenraten zusammen, dass man irgendwas merken würde ob du das als 20cm Freidrahtleitung oder Impedanzkontrollierte Leiterbahn machen würdest. Das ist vergebene Liebesmüh. Solange das Ding an keinem FPGA, ASIC oder Controller mit mehr als 200 MHz hängt brauchst du dir über diese Leitungen keine Sorgen zu machen. Einfach rein legen und auf dem PCB nen vernünftigen Korridor schaffen. That's it.
132 schrieb: > Geht es an einen Mikrocontroller (Kategorie bis Cortex M4+)? -> du > bekommst nie die Datenraten Projekte mit dem LPC43xx (Hackrf, Airspy) kommen auf mindestens die Datenraten wie ein FX2... Aber Das Routen des 1mm BGA des LPC43xx ist ja auch schon nicht ohne...
Laut USB Spezifikation sollten es 45 Ohm Single ended und 90 Ohm differential sein. Ich bin mir jetzt nicht 100% sicher aber ich glaube Appcad von Agilent kann das.(Gratis) Sonst findest du auch im Internet enige Rechner wenn du "Differential Pair Impedance" googelst
Hi, vielen Dank für die Zahlreichen Antworten :) Ja, das ganze ist nicht wirklich Leistungsintensiv. Es wird nur ein ARM3 und ein USB Stick (Wifi) verbunden, von daher eigentlich alles recht locker (denke ich zumindest.) Könnte mir jedoch noch jemand sagen mit welchen Werten ich rechnen muss wenn ich es auf der ersten Innenlage route (also speziell die dicke des Dielektrikums)? Ein Bild des aufbaus habe ich meinem letzten Beitrag angehangen. Vielen Dank! Patrick
132 schrieb: > Solange das Ding an keinem FPGA, ASIC oder Controller mit mehr als 200 > MHz hängt brauchst du dir über diese Leitungen keine Sorgen zu machen. Das stimmt so leider ganz und gar nicht! Was zaehlt, ist nicht die Datenrate oder die Taktfrequenz, sondern einzig und allein die Anstiegszeit der Signale. Grosse Impedanzspruenge verursachen Reflexionen, diese werden durch langsame Anstiegszeiten "verwaschen". Sobald aber die Leitungslaengen (Ausbreitungszeit) der nicht-angepassten leitung in den Bereich der Anstiegszeit kommt, kann es Probleme geben (z.B. double clocking). Ganz unabhaengig von der Datenrate. 20cm entsprechen grob 1ns. Treiber fuer USB 2.0 haben typische Anstiegszeiten von ein paar ns. Damit ist man also noch einigermassen im sicheren Bereich. Deshalb auch mein Kommentar, dass +/-20% Toleranz hier kein grosses Prroblem ist.
Patrick B. schrieb: > Könnte mir jedoch noch jemand sagen mit welchen Werten ich rechnen muss > wenn ich es auf der ersten Innenlage route (also speziell die dicke des > Dielektrikums)? Ein Bild des aufbaus habe ich meinem letzten Beitrag > angehangen. Da sind die Abstaende zu den beiden Referenzebenen nicht gleich - also asymmetrische Stripline. Das koennen nur noch wenige (oder keine) der einfachen Berechnungsprogramme. Ein 2D-Field-Solver wie TNT hat damit kein Problem. Ich sehe aber keinen Vorteil, die Leitung auf der Innenlage zu fuehren. Denn dadruch muss Du dann Vias einfuegen (zur Stripline und dann wieder zur Oberflaeche). Das verursacht ebenfalls Reflexionen (ganz besonders, wenn die Return Vias nicht dort sind, wo sie sein sollten, oder ganz fehlen...). Ausserdem muessen dann sowohl Layer 1 (Oberflaeche) als auch Layer 3 (zweite Innenlage) um die Leitung herum als Groundplane ausgefuehrt sein. Das ist unnoetig kompliziert und kostet viel wertvolle Flaeche zum Routen auf diesen Ebenen. Mach's einfach als Microstrip (Leitung auf der Aussenschicht mit erstem Innenlayer als Ground). Viel einfacher und funktioniert prima (und jedes Programm kann so einen Microstrip berechnen). Wie gesagt, grobe Impedanzkontrolle reicht voellig aus. Habe vor einige Zeit ebenfalls soe eine 20cm-USB-Leiterbahn gezogen (auf einem 4-Layer-Board) ohne viel Kopfweh, und funktioniert prima.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.