LVDS-Signale messen, wie?

[lvds (Gast)]

Hallo,

ich habe hier einen CMOS-Sensor mit LVDS-Interface für die Pixeldaten 
(12bit).

Nun habe ich das Problem, das der FPGA ab einer bestimmten Zeile nur 
noch
4095 counts/pixel captured. Um nun zu verifizieren, ob der FPGA oder der 
Sensor das Problem ist, müsste ich auf den LVDS-lines messen können, was 
tatsächlich vom Sensor geliefert wird.

Ich habe hier ein Lecroy Waverunner 104xi und normale Meßspitzen, damit 
messe ich auf den LVDS-lines einfach einen High-Pegel. Gibt es eine 
Möglichkeit mit dem Equipment die tatsächlichen (digitalisierten) 
Pixeldaten zu messen um zu prüfen ob der Sensor schon ab einer 
bestimmten Zeile nur noch 4095 ausspukt oder der FPGA einen Fehler beim 
capturen macht?!

Danke schon mal!

[Rufus Τ. F. (rufus)]

lvds schrieb:
> normale Meßspitzen

Was ist das? Ein 1:1-Tastkopf, ein 1:10-Tastkopf oder was?

[Falk B. (falk)]

Für LVDS braucht man optimalerweise einen schnellen, differtiellen 
Tastkopf, so 1 GHz Bandbreite oder mehr. Zur NOT als Schätzung geht auch 
ein halbwegs schneller 10:1 Tastkopf, aber da sollte man keine 
allzugroßen Erwartungen haben.

[Georg (Gast)]

lvds schrieb:
> Gibt es eine
> Möglichkeit mit dem Equipment die tatsächlichen (digitalisierten)
> Pixeldaten zu messen

Damit nicht, du kannst dir höchstens ein kleines Platinchen mit einem 
LVDS-Receiver bauen und dessen Ausgang an den Oszi anschliessen. Es 
bleibt trotzdem mühsam, z.B. um auf 4095 zu zählen (dazu bräuchtest du 
auch noch das Clk-Signal).

Bei Tektronix oder Agilent findest du sicher geeignete Analysatoren, 
aber die wirst du nicht bezahlen können oder wollen.

Georg

[Falk B. (falk)]

@Georg (Gast)

>> Möglichkeit mit dem Equipment die tatsächlichen (digitalisierten)
>> Pixeldaten zu messen

>Damit nicht, du kannst dir höchstens ein kleines Platinchen mit einem
>LVDS-Receiver bauen und dessen Ausgang an den Oszi anschliessen. Es
>bleibt trotzdem mühsam, z.B. um auf 4095 zu zählen (dazu bräuchtest du
>auch noch das Clk-Signal).

Alles nicht sinnvoll. Mit zwei Differenztastköpfen kann er erstmal 
prüfen, ob Setup- und Holdzeiten überhaupt stimmern und wie die Signale 
ganz allgemein aussehen (Augendiagramm). Damit kommt man schon mal SEHR 
weit. Die reine Logik kann man auch IM FPGA messen, Chipscope & Co 
lassen grüßen.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

lvds schrieb:
> der FPGA
Der Array? Naja, wems gefällt...

> der Sensor das Problem ist,
Warum meinst du, dass der Sensor die Pakete zerwürfelt? Bekommt der 
Sensor sonst noch für Steuersignale? Auf welchen Namen hört der 
"Sensor"?