Hallo, ich habe eine Frage an die Eagle Profis. Wie verhindere ich, das Eagle einen einzelnen Pin eines ICs automatisch mit einem großflächigen Polygon auf einem anderen Layer verbindet? Liebe Grüße Helmut H.
Wenn ich ein Polygon auf den Restrict-Layern um den Pin zeichne, dann zeigt der DRC einen Fehler an. Den IC-Pin verbindet er noch stets mit dem Polygon
Der Pin muß dann anders heißen als das Polygon. Beispiel: Wenn das Polygon "GND" heißt und der Pin auch an das Netz "GND" angeschlossen ist, wird er auch damit verbunden. Du mußt ihn (bzw. das Netz, wo er angeschlossen ist) anders nennen z.B. "Erwin". Dann bleibt er mutterseelenallein in der großen Fläche stehen. MfG Paul
Helmut H. schrieb: > Wenn ich ein Polygon auf den Restrict-Layern um den Pin zeichne, dann > zeigt der DRC einen Fehler an. Den IC-Pin verbindet er noch stets mit > dem Polygon Dann machst Du was falsch. Das Restrict-Polygon muss schon auf dem selben Layer liegen, wie das Polygon mit dem der Pin nicht verbunden werden soll oder Du hast da noch was anderes gemacht. Aber Pauls Vorschlag hat Dir, bei Deinem Problem, sicher geholfen!?
@Helmut H. (Gast) >Wie verhindere ich, das Eagle einen einzelnen Pin eines ICs automatisch >mit einem großflächigen Polygon auf einem anderen Layer verbindet? Welchen Sinn soll das haben?
Ich möchte Kondensatoren möglichst nah am IC (kein SMD) platzieren und der Strom soll das Pad des Kondensators durchfließen müssen.
Teo Derix schrieb: > Dann machst Du was falsch. > Das Restrict-Polygon muss schon auf dem selben Layer liegen, wie das > Polygon mit dem der Pin nicht verbunden werden soll oder Du hast da noch > was anderes gemacht. > > Aber Pauls Vorschlag hat Dir, bei Deinem Problem, sicher geholfen!? Wie soll das Restrict-Polygon denn auf dem selben Layer liegen, wie z.B. die Versorgungsspannung oder Ground, für die ich jeweils eine geschlossene Ebene, also eigene Layer, verwenden wollte? Oder stehe ich auf dem Schlauch? In den Bibliotheken möchte ich betreffende ICs nicht ändern und einen einzelnen Pin umbenennen geht im Layout doch nicht? Da muss es doch eine Lösung geben
@ Helmut H. (Gast) >Ich möchte Kondensatoren möglichst nah am IC (kein SMD) platzieren und >der Strom soll das Pad des Kondensators durchfließen müssen. Dann lass das mit dem Polygon an der Stelle und layoute manuell. Sternförmige Masseführung macht man sowieso nicht per Poygon und Automatik.
In was für ein Layer zeichnest Du das den? Genaue Eagle Bezeichnung bitte!
Lade doch einfach mal deine beiden Eagle Dateien hoch. Dann kann dir eher geholfen werden. Immer diese Kaffeesatzleserei.
Teo Derix schrieb: > In was für ein Layer zeichnest Du das den? > Genaue Eagle Bezeichnung bitte! Die Polygone mit Versorgungsspannung und Ground befinden sich bei mir auf Layer 2 bzw. 15 und Restrict-Layer gibt es doch nur für Vias (vRestrict) und Top und Bottom? Falk Brunner schrieb: >Dann lass das mit dem Polygon an der Stelle und layoute manuell. >Sternförmige Masseführung macht man sowieso nicht per Poygon und >Automatik. Das macht dann die Form der Polygone ganz schön kompliziert, ich dachte das geht einfacher?
Mit Wire und Weite 0 ziehe ich nun ein Kästchen um den Pin herum, dort wo sich das Ground Polygon befindet. Ich finde es etwas unschön, aber es scheint meinen Zweck zu erfüllen.
Abgesehen davon, dass ich den Autorouter fast nie benutze, mach ich es mir in ähnlichen Fällen leicht, indem ich die Leiterbahn lösche und das Ganze zu Fuß mache. Die Ratte springt dabei zwar munter im Dreieck, das muss man aber einfach ignorieren.
Mehr als 2 Lagen hab ich noch nie gebraucht. Hab da mal was aus nem anderen Forum geklaut ;) http://www.eaglecentral.ca/forums/index.php/mv/msg/25933/92182/895e3055322f15e8edd16bc8d21f5ea3/#msg_92182 Tue, 14 April 2009 05:23 Für die Innenlagen gibt es keine speziellen Restrict-Layer, wie das für Top- und Bottom-Layer der Fall ist. Sie könnten bei einfacher Geometrie das Polygon einfach so zeichnen, dass der freie Bereich nicht gefüllt wird, oder die Kupferfläche aus mehreren einfachen Polygonen, die auch überlappen dürfen, zusammen setzen. Ist die Geometrie des freizuhaltenden Bereiches komplizierter, kann man mit WIRE und ganz feiner Linienstärke (zum Beispiel 0.01mm) die Kontur der freizuhaltenden Fläche zeichnen. Das Polygon hält zu dieser Linie einen Mindestabstand ein und, wenn der Parameter ORPHANS = off gesetzt ist, wird auch innerhalb des Wires keine Kupferfläche entstehen. Was auch noch machbar wäre: Sie zeichnen ein Polygon in dem Bereich der frei gehalten werden soll und geben diesem Polygon den Rank 1, alle an deren Polygone in dieser Layer müssen einen höheren Rank haben (z.B. 2). Somit werden alle Polygone von dem "Freihalte-Polygon" verdrängt. Prüfen Sie den Namen des Polygons und legen Sie irgendwo im Layout, an eine Stelle, die das Polygon nicht erreichen kann, einen Wire mit diesem Namen. Wenn das Polygon die Eigenschaft Orphans = Off hat, kann es nicht berechnet werden und die Fläche bleibt frei. Es wird zwar die Umrißlinie des Polygons im Layout-Editor angezeigt, bei der Datenausgabe über den CAM-Prozessor erscheint diese Linie nicht. -- Mit freundlichen Gruessen / Best regards Richard Hammerl CadSoft Support -- hotline@cadsoft.de FAQ: http://www.cadsoft.de/faq.htm
eagle user schrieb: > seit Version 6 kann ein Polygon die Eigenschaften "solid", "hatch" oder > (neu) "cutout" haben. Mit "cutout" wirkt es als Sperrfläche. Man kann > ihm auch einen Namen geben, nur sollte der von allen Netznamen > verschieden sein. > > Man braucht also keine zusätzlichen Layer.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.