Das hier wird meine erste Platine. Also bitte seid nett zu mir und gebt sinnvolles Feedback. Das ganze soll später ein Timer werden, der 12V schaltet. Eingestellt über einen Drehgeber (an P4) und gesteuert von einem Atmega8. Die drei 7-Segment Anzeigen werden mit Multiplexing angesteuert.
Warum fährst du mit so kleinen Leiterbahnbreiten unter den SMD widerständen durch wenn du doch sowieso ein 2 lagiges Design hast?
Abstand zwischen P3 und P5 ist eventuell zu klein falls du Stiftleisten und Buchsenleisten verwenden willst.
2l schrieb: > Warum fährst du mit so kleinen Leiterbahnbreiten unter den SMD > widerständen durch wenn du doch sowieso ein 2 lagiges Design hast? Ich hatte es erst einseitig versucht. Muss ich mal schauen, wie ich das hinbekomme. Gerade an der Stelle sind ja schon einige Leiterbahn auf der anderen Seite. Den Abstand habe ich ausgemessen. Sollte passen.
schließe mich meinen vorrednern an. Schau dir mal die Leiterschleife am 7805 an. Geht kürzer. An P2 musst du nicht nochmal den Layer (Track zum 7805) wechseln. Durch anderes Platzieren der Bauteile zueinander bekommst du auch kürzere Leiterbahnen, dadurch auch ein besseres Layout.
jz schrieb: > Gerade an der Stelle sind ja schon einige Leiterbahn auf der > anderen Seite. Bei zweiseitigem Design sollten die Leiterbahnen grundsätzlich auf der einen Seite horizontal und auf der anderen vertikal verlaufen. Sonst verbaut man sich schnell etwas. Dukos optimieren kann man hinterher, wenn alle Leiterbahnen untergekommen sind.
Ich vermisse Basiswiderstände bei den PNP-Transistoren! Gruß Dietrich
jz schrieb im Beitr #3794033: > Das hier wird meine erste Platine. Also bitte seid nett zu mir und > gebt > sinnvolles Feedback. > > Das ganze soll später ein Timer werden, der 12V schaltet. Eingestellt > über einen Drehgeber (an P4) und gesteuert von einem Atmega8. Die drei > 7-Segment Anzeigen werden mit Multiplexing angesteuert. C`s beim Spannungsregler drehen, damit die Leitungen kürzer sind. U2 hat keinen Abblock-C. Auch wenn der ev. nicht nötig ist, er gehört an #14. Die Verbindung auf GND bei U2 direkt an seinem #7, nicht erst durch die Gegend und dann irgendwo auf die Massefläche... Wieso legst Du die 5V zu U2 auf so krummen wegen? Geh obern beim uC weiter und - schwupps bist Du schon dort. keine Verrenkungen unter den SMD-Teilen etc. Kondensator am Resetpin beim uC fehlt. den ULN mehr nacht rechts, die Leitungen auskreuzen (am AVR an den Portpins austauschen), dann wird dieses Gewurstel einfacher zum Layouten und übersichtlicher. Es wird - wenn Du den Reset-C vorsiehst sicher funktionieren, aber schön ist was anderes. Ist eagle wirklich so oder ist es nicht möglich Text und Symbole so zu zeichnen, daß Leitungen nicht durch die Symbole durchgehen? ISP-Schnittstellensignale rechts vom uC sind so ein Fall. ebenso gehört dort, wo Vcc, AVcc und der Abblock-C von AVcc ist eine Leitung hinein. So ist das nix, ich sehe keinen Verbindungspunkt, der kllarmacht, daß die 3 miteinenader verbunden sind. Pin5 von AFF1 ist auch so ein Fall: nach meinem Verständnis ist da keine Verbindung, denn nur weil da 3 Striche zusammenkommen bedeutet das nix. erst der Verbindungspunkt sagt daß die miteinander verbunden sind. Also Rxx nach rechts schieben und dann das signal mit Punkt anschließen... Grüße MiWi
Danke für die vielen Vorschläge Eagle_Layouter schrieb: > Schau dir mal die Leiterschleife am 7805 an. > Geht kürzer. OK, hast recht Mike schrieb: > Bei zweiseitigem Design sollten die Leiterbahnen grundsätzlich auf der > einen Seite horizontal und auf der anderen vertikal verlaufen. Sonst > verbaut man sich schnell etwas. Dukos optimieren kann man hinterher, > wenn alle Leiterbahnen untergekommen sind. Werde ich versuchen zu ändern. Dietrich L. schrieb: > Ich vermisse Basiswiderstände bei den PNP-Transistoren! Danke für den Hinweis. MiWi schrieb: > U2 hat keinen Abblock-C OK, da war ich mir nicht sicher, ob der einen braucht. Da ich sowieso das meiste dann wohl noch mal neu mache, kann ich ja einen einbauen. MiWi schrieb: > Die Verbindung auf GND bei U2 direkt an seinem #7 OK MiWi schrieb: > Wieso legst Du die 5V zu U2 auf so krummen wegen? Geh obern beim uC > weiter und - schwupps bist Du schon dort. Die Möglichkeit hab ich wohl übersehen... MiWi schrieb: > Kondensator am Resetpin beim uC fehlt. Nein, der ist doch da? C7, direkt unter R1. MiWi schrieb: > den ULN mehr nacht rechts, die Leitungen auskreuzen (am AVR an den > Portpins austauschen) Werde ich machen MiWi schrieb: > Ist eagle wirklich so oder ist es nicht möglich Text und Symbole so zu > zeichnen, daß Leitungen nicht durch die Symbole durchgehen? Wie meinst du das jetzt? Ich nutze KiCAD btw. MiWi schrieb: > Pin5 von AFF1 ist auch so ein Fall: nach meinem Verständnis ist da keine > Verbindung, denn nur weil da 3 Striche zusammenkommen bedeutet das nix. Was ist ein "Verbindungspunkt"? Oder ist das Eagle spezifisch?
Achso, du hast dich auf den Schaltplan bezogen(deshalb meine Verwunderung :D). Ja hast recht. Ist jetzt korrigiert.
Hab jetzt das PSB nochmal neu gemacht und versucht die Ebenen zu trennen. So siehts jetzt aus. tommy schrieb: > Die Eingänge der unbenutzten Gatter des 74HC14 > solltest Du besser nicht offen lassen. Warum?
jz schrieb: >> Kondensator am Resetpin beim uC fehlt. > > Nein, der ist doch da? C7, direkt unter R1. Sorry, übersehen. Jetzt (neuer Entwurf) paßt der auch halbwegs... in dem zusammenhang: warum zeichnest Du den C, der auf AVcc geht direkt beim uC, die ebenso wichtigen Resetteile aber irgendwo am Schaltplan? jetzt mach dem C10 auch noch eine DK auf GND direkt unter ihm und nicht erst 10mm weiter weg und dann auch dem C3 eine direkte DK auf GND. Naja. Es gäbe noch einiges an Details (die Verbindung uC R5 ist auch optimierbar) aber wie gesagt - es wird funktionieren. Grüße
Abstände von Vias zu SMD Pads sind zu klein. Hast du ein DRC gemacht? der sollte deshalb meckern.
MiWi schrieb: > in dem zusammenhang: warum zeichnest Du den C, der auf AVcc geht direkt > beim uC, die ebenso wichtigen Resetteile aber irgendwo am Schaltplan? Ich hatte ganz am Anfang Schieberegister drin. Da der µC aber nur den Timer macht, kann ich auch mehr Prots für die Anzeige "opfern". Die Schieberegister hingen dann am selben Reset. MiWi schrieb: > jetzt mach dem C10 auch noch eine DK auf GND direkt unter ihm und nicht > erst 10mm weiter weg und dann auch dem C3 eine direkte DK auf GND. Ok.
MiWi schrieb: > die Verbindung uC R5 ist auch > optimierbar Meinst du R15? R5 sieht doch OK aus... Wenn du ne bessere Idee für R15 hast, wäre das nett.
jz schrieb: > Meinst du R15? R5 sieht doch OK aus... Wenn du ne bessere Idee für R15 > hast, wäre das nett. der Text am Layout ist nur mühsam zu lesen, ich meinte R16, sorry. Den Anschluß von U2#14 rechts von Q4. Damit das geht den Q4 nach links verschieben. Und die Verbindung uC-R16 so legen, daß dieses rauf runter reduziert wird. Ist aber "nur" kosmetik. Und warum ist zB. im Schaltplan bei U5 der Text nicht gescheit lesebar? heute weißt Du noch das es ein ULN ist, in 2 Jahren hast Du keine Ahnung, wenn Du den Ausdruck anschaust weil das U und das A in anderem Text untergehen. Auch KiCAD kann den Text so verschieben, daß er lesbar bleibt. wie gesagt, es paßt schon und wird vermutlich funktionieren und wie Layouts und Schaltpläne aussehen sollten ist hier auch schon zur Genüge gesagt worden. Grüße MiWi
jz schrieb: > tommy schrieb: >> Die Eingänge der unbenutzten Gatter des 74HC14 >> solltest Du besser nicht offen lassen. > Warum? Weil offene CMOS-Eingange dazu tendieren, so zu floaten, dass beide Transistoren der Eingangsstufe "ein wenig" leiten. Und so (neben der höheren Ruhestromaufnahme) das IC auf jeden kleinen EMV-Impuls reagiert und vor sich hinschaltet... Eine wichtige Frage zum Layout: wer wird die Leiterplatte herstellen? Wird die durchkontaktiert?
Ok, ein 10k Pullup für alle zusammen sollte reichen, oder? Lothar Miller schrieb: > Eine wichtige Frage zum Layout: wer wird die Leiterplatte herstellen? Ich. Lothar Miller schrieb: > Wird die durchkontaktiert? Indem ich ein Drahtstückchen in die Bohrung löte.
Ok, hier ist die neue Version. Ich habe auch einige Leiterbahnen entflochten.
Versuch mal soviel wie möglich auf dem Top-Layer (rot) zu routen. Dann ersparst du dir etliche Durchkontaktierungen. * oberhalb von P4 zwischen den C's und R's SMD-Widerstände kannst du auch als Brücke nutzen. Der Restring an den Vias sieht mir zu klein aus. Trackverengungen (z.b. rechts vom IC1, C9) sind i.d.R. nicht nötig auf deiner PCB. Hast doch ausreichend Platz. Verfolge mal den Track von R24 nach links oben zum Via. Da ist ein extra Stück Leiterbahn. Wozu? GND-Anbindung * Anbindung an P3 kann besser gelöst werden * an P4 muss nicht zusätzlich durchkontaktiert werden * Via links von P4? * C5 + C8 mal waagerecht platzieren, GND nach innen, Vout direkt über C8 routen * C11 gehht kürzer * am U5, warum 2x am selben Track durchkontakiert?
Bezog sich auf die letzte Version vom 07.09.2014. Einiges ist aber auch noch für die neue Version gültig. Einfach mal die Punkte durchgehen. ;) Ohne jetzt eine Grudnsatz-Diskussion anzuzetteln, würde dir empfehlen von 90°-Winkeln auf 45°-Winkeln zu wechseln. Macht sich im Routen meiner Erfahrung nach her einfacher.
Eagle_Layouter schrieb: > * oberhalb von P4 zwischen den C's und R's Die C's und R's hab ich einfach auf Bottom verschoben. Spart auch einige Vias. Eagle_Layouter schrieb: > SMD-Widerstände kannst du auch als Brücke nutzen Hatte gestern nicht 2l genau das Gegenteil empfohlen? Eagle_Layouter schrieb: > Der Restring an den Vias sieht mir zu klein aus. OK, werde ich ändern. Eagle_Layouter schrieb: > Trackverengungen (z.b. rechts vom IC1, C9) sind i.d.R. nicht nötig auf > deiner PCB. Hast doch ausreichend Platz. In dem Fall war das die Massefläche. Hab da jetzt manuell ne dickere Leiterbahn eingefügt. Eagle_Layouter schrieb: > Anbindung an P3 kann besser gelöst werden Hab ich gemacht Eagle_Layouter schrieb: > C5 + C8 mal waagerecht platzieren, GND nach innen, Vout direkt über C8 > routen OK, mach ich. Eagle_Layouter schrieb: > C11 gehht kürzer Ok. Eagle_Layouter schrieb: > Ohne jetzt eine Grudnsatz-Diskussion anzuzetteln, würde dir empfehlen > von 90°-Winkeln auf 45°-Winkeln zu wechseln. Hmm, mal schauen.
So wie sie gezeichnet ist, ja. Aber da LEDs sowieso keine einheitliche Kennzeichnung von + und - haben, hätte ich sowieso beide Richtungen ausprobieren müssen...
> Aber da LEDs sowieso keine einheitliche Kennzeichnung von + und - haben, Wieso? Die abgeflachte Seite ist die Kathode, die findest Du am Gehäuse der LED wieder, da brauchst Du nichts auszuprobieren. Also, keine Ausreden, korrigiere den Schaltplan. Alles andere ist Murks. Peter
Korrigiert ist der. Aber ich habe auch schon LEDs von Conrad bekommen(5mm), die keine Markierung hatten.
Dann guckt man auf die Länge der Anschlußdrähte: (k)urz für (K)athode.
Die waren bei dieser LED ebenfalls gleich. Das irre war: Der Kelch kam auf +, der andere Anschluss auf -. Die Nichias waren umgekehrt(und die hatten ja auch die Markierung), weshalb ich erstmal prompt das Ding falsch herum eingelötet habe...
jz schrieb: > So wie sie gezeichnet ist, ja. Aber da LEDs sowieso keine > einheitliche > Kennzeichnung von + und - haben, hätte ich sowieso beide Richtungen > ausprobieren müssen... Die Kathode hat einen Strich.
Artur F. schrieb: > Die Kathode hat einen Strich. Im Schaltplan ja. Ich meinte das Gehäuse einiger LEDs von Conrad.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.