ISE oder Vivado als FPGA Anfänher?

[max (Gast)]

Hallo!

Ich habe bisher mehrere Anläufe gemacht, um mich - hobbymäßig! - in 
CPLDs/FPGAs einzuarbeiten. Bisher hatte ich mich auf VHDL konzentriert, 
bin nun aber mal auf Verilog umgestiegen, was mir überraschenderweise 
leichter von der Hand geht. Ich schicke das mal vorweg um deutlich zu 
machen, dass ich noch absoluter Anfänger bin ..

Ich habe bisher mit der ISE Design Suite 14.1 gearbeitet. Als ich diese 
nun auf einem zweiten Rechner installieren wollte, habe ich gesehen, 
dass es keine wesentliche Weiterentwicklung mehr geben soll.

1.) Sehe ich es richtig, dass "Vivado" die ISE jetzt irgendwie ersetzt?

ich habe einiges dazu gelesen, aber irgendwie habe ich keine "einfachen 
Antworten" gefunden.

2.) Ändert sich etwas grundlegendes am Design-Prozess? Kann ich also 
nach wie vor in Vivado meinen Verilog Code erstellen und ihn auch von da 
aus auf meinen CPLD übertragen? Als FPGA Board verwende ich ein Nexys2, 
zum Übertragen des Bit Files auf den FPGA dient dabei die Adpet 
Software, auch hier würde sich am Ablauf nichts wesentliches ändern?

3.) Was ist eine sinnvolle Strategie für einen Anfänger, sollte man 
weiterhin bei der ISE bleiben bis man mehr Durchblick gewonnen hat oder 
sich lieber von vornherein in Vivado einarbeiten, falls das nun die 
zukünftige IDE für Xilinx ist.

Sorry für die etwas nebulösen und unspzifischen Fragen, ich Blick als 
Anfänger gerade noch so recht durch ...

Vielen Dank für alle Tipss!
MAX

[Christian R. (supachris)]

Vivado kann sowieso nur die Chips ab der 7er Serie, also für CPLD und 
alles bis Spartan 6 musst du sowieso ISE nehmen. Vivado ist schon ein 
gewisser Umstieg, aber nach einer Weile gewöhnt man sich dran.

[max (Gast)]

Christian R. schrieb:
> Vivado kann sowieso nur die Chips ab der 7er Serie, also für CPLD und
> alles bis Spartan 6 musst du sowieso ISE nehmen.

Danke! Das nimmt mir die Entscheidung dann für's Erste schonmal ab, auf 
dem Nexys2 ist ein Spartan3E-1200 ... :-)

Was ist denn konzeptionell anderes bei Vivado? Es muss doch einen Grund 
geben, ein ganz neues Produkt daraus zu machen und das alte (ISE) 
gewisserma0ßen als Sackgasse auslaufen zu lassen.

[Bürovorsteher (Gast)]

> Es muss doch einen Grund
> geben, ein ganz neues Produkt daraus zu machen und das alte (ISE)
> gewisserma0ßen als Sackgasse auslaufen zu lassen.

Das ist trivial: Xilinx will nach der Entwicklung eines neuen 
Superduperschaltkreises nicht jedesmal die alte ISE vom Urschleim neu 
aufsetzen. Die alte ISE ist keine Sackgasse, weil die entsprechenden 
Schaltkreise noch auf lange Sicht hergestellt werden.

Lattice hat dasselbe schon vor einiger Zeit getan und die 
Entwicklungsumgebungen in ispLever und Diamond geteilt.

[Michael W. (Gast)]

Bürovorsteher schrieb:
> Xilinx will nach der Entwicklung eines neuen
> Superduperschaltkreises nicht jedesmal die alte ISE vom Urschleim neu
> aufsetzen.

Ob ich eine ISE oder ein Vivado um einen neuen Chip und dessen 
Erfordernisse erweiterte, macht wohl keinen Unterschied. Ist ist nur 
einfach so, dass Xilinx offensichtlich verstärkt in die CPU-basierten 
FPGA-Lösungen drängt, also von der nativen Verschaltung weggeht. Da 
braucht es neue Technologieren und die haben mit ISE einfach Ballast 
abgeworfen. Das Tool ist so alt und verfrickelt, dass es einfach nur 
noch voller bugs war. Die sind mit der Pflege des Tools auch total 
überfordert. Xilinx bekommt es ja nicht einmal hin, für den damals 
aktuellen Spartan 6 eine komplett fehlerfreie Unterstützung zu liefern, 
siehe Coregen-Problem bei den PLLs.

Ich gehe davon aus, dass es mit Vivado in einigen Jahren genau so ist.

[Christian R. (supachris)]

Vivado ist halt komplett neu gemacht. Der Flow ist zwar noch der 
gleiche, aber wird nicht mehr in einzelnen Programmen wie bei ISE 
abgebildet. Vivado wird komplett über TCL gesteuert. Die Projekt 
Verwaltung und Versionierung ist zum Glück viel besser geworden. Die IP 
Cores stehen im Mittelpunkt, fast alles nur noch mit AXI. Außerdem 
arbeitet der Router jetzt nicht mehr eindimensional sondern sucht auf 
einer 3d Kurve das Absulutminimum. Dadurch erreicht mal schnellere und 
sparsamere Designs. Ich hab ein 1:1 Vergleich für ein Artix 7 Projekt 
gemacht, Vivado erzeugt ein ganzes Stück weniger Auslastung und 
Leistungsaufnahme sank von 2,3 auf 1,5 Watt.