Hallo an alle,
Ich habe ein PWM signal, das ich mit einem FPGA auswerten will. Das
Problem aktuell liegt aktuell aber beim Input Signal.
Das PWM-Signal liegt vor (überprüft mit einem Logikanalzyer). Sobald
aber der FPGA programmiert wird, wird das Signal auf 0 gezogen. Resete
ich den FPGA wieder, liegt auch das Signal wieder an.
Mein Constraints im XDC File sehen für den betreffenden Pin
folgendermaßen aus:
1 | set_property PACKAGE_PIN W20 [get_ports {pw_range}]
|
2 | set_property IOSTANDARD LVCMOS33 [get_ports {pw_range}]
|
Das Signal wird dann direkt auf einen Input einer Entity geroutet. Ich
verwende einen ZYNQ FPGA am Zybo Board und beschreibe mit Vivado 2014.2.
Hat irgendjemand eine Idee, warum der FPGA das Signal nach 0 zieht?
Mit freundlichen Grüßen
Martin