[Synth 8-403] loop limit (65538) exceeded

[Incanus (Gast)]

Hallo Leute,
ich habe einen VHDL Code, der folgendes tun soll:
Er soll Zeilenweise auslesen soll.
Bisher hat der Code auch immer gut funktioniert, jetzt habe ich aber ein 
sehr großes File (~400.000 Zeilen) und da bekomme ich bei der Synthese 
den Error:
[Synth 8-403] loop limit (65538) exceeded .

Variablendeklaration:

VARIABLE c                  : character;
VARIABLE line_count         : natural := 0;
FILE  RamFile               : text;
VARIABLE  RamFileLine       : line;
VARIABLE  I                 : natural := 0;
VARIABLE  v_RAM             : RamType := (OTHERS => (OTHERS => g_init_value));
VARIABLE  v_hex_value       : std_logic_vector((4 * linelength) - 1 DOWNTO 0);
VARIABLE  v_bin_value       : std_logic_vector(linelength - 1 DOWNTO 0);
(g_hex           : boolean   := true --> generic)

Hier der Code:

        FOR c IN 0 TO line_count - 1 LOOP
            readline(RamFile, RamFileLine);
            -- hex is generic
            IF g_hex THEN
                    -- read hex values
                    hread(RamFileLine, v_hex_value);
                        v_RAM(I) := v_hex_value(g_width - 1 DOWNTO 0);
            ELSE
                    -- read bin values
                    read(RamFileLine, v_bin_value);
                    v_RAM(I)(linelength - 1 DOWNTO 0) := v_bin_value;
            END IF;
            I := I + 1;
        END LOOP;

Ich habe auch schon folgendes probiert:

VARIABLE c                  : integer  range 0 to 600000;
VARIABLE line_count        : natural range 0 to 600000;

Aber ich bekomme immer den Fehler loop limit (65538) exceeded.
Ich verstehe das nicht, da integer ja eigentlich 32 Bit haben, warum 
kann er dann nur 16 Bit nutzen ?

Viele Grüße & Vielen dank für die Hilfe.

[Duke Scarring (Gast)]

Mit welcher Software synthetisierst Du?
Bei Xilinx-XST gibt es den Parameter '-loop_iteration_limit', aber der 
ist per Default viel klein als 2^16.

Als work-around könntest Du die große Schleife schachteln. Das ist zwar 
nicht wirklich schön, aber es soll ja funktionieren.

Duke

[Incanus (Gast)]

Gestern habe ich es mit der Vivado 2014.1 probiert,
Google hat mir dann gesagt, dass das eventuell ein Fehler in Vivado ist 
(hier der Beitrag dazu: 
http://forums.xilinx.com/t5/Synthesis/Vivado-loop-iteration-limit/td-p/480698)
Heute habe ich Vivado 2014.4, bekomme aber den gleichen Fehler.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Incanus schrieb:
> Aber ich bekomme immer den Fehler loop limit (65538) exceeded.
Hört sich nach einer Endlosschleife an.

> FOR c IN 0 TO line_count - 1 LOOP
Welchen Wert hat line_count hier?

> da bekomme ich bei der Synthese den Error
Bei der Synthese? Soll da ein Ram initialisiert werden?

> Hier der Code:
Ich vermute, der Fehler ist ausserhalb des Codes zu finden...

Incanus schrieb:
> Google hat mir dann gesagt, dass das eventuell ein Fehler in Vivado ist
Ich sehe eher, dass das Problem auch in diesem Fall 40cm vor dem 
Bildschirm saß:

 the for loop is wrapping around and can never exit

[Incanus (Gast)]

Lothar Miller schrieb:
>> FOR c IN 0 TO line_count - 1 LOOP
> Welchen Wert hat line_count hier?
Siehe oben, ca. 400.000.
>> da bekomme ich bei der Synthese den Error
> Bei der Synthese? Soll da ein Ram initialisiert werden?
Ja. Der Quellcode wurde bereits getestet und funktioniert auch, für 
entsprechend "kleine" Eingaben (getestet bis 20.000 Zeilen).

[Incanus (Gast)]

Duke Scarring schrieb:
> Mit welcher Software synthetisierst Du?
> Bei Xilinx-XST gibt es den Parameter '-loop_iteration_limit', aber der
> ist per Default viel klein als 2^16.

Ich habe versucht, in der Xst des alten ISE-Projektes das Limit auf 
500.000 zu erhöhren, aber ohne Erfolg.
Eine entsprechende Eingabe in der Vivado Kommandozeile wirft den Fehler, 
das Vivado diesen Befehl nicht kennt.
Gibt es sonst noch irgendetwas, was ich tun kann, ausser die Schleife 
10x hinzuschreiben ?

[Sigi (Gast)]

Versuchs mal statt mit FOR mit WHILE:

while i < whatever loop
...
end loop;