spi-fifo Verständnisfrage

[grundschüler (Gast)]

ich habe einen stm f103 mit sd-Karte und enc28j60 Modul.

Bei der sd-Karte (Elm Chan) wird das Statusregister nach BSY abgefragt. 
Beim enc nach TXE und RXNE. Das hat doch zur Folge, dass immer nur ein 
einzelner Wert in DR geschrieben wird. Bis der verarbeitet ist, ist das 
BSY-Bit gesetzt. TXE ist gesetzt, wenn kein Wert im Fifo steht. Es wird 
also maximal ein Wert in den Fifo geschrieben.

Das kann doch nicht der Sinn eines Fifo sein. warum wird dieser nicht 
blockweise bis zum OVR-Bit gefüllt? Gibt es Code, der das macht? Bringt 
das Zuwachs an Geschwindigkeit? Im Prinzip suche ich also für den Fifo 
optimierten Spi-Code.

[lrep (Gast)]

grundschüler schrieb:
> warum wird dieser nicht
> blockweise bis zum OVR-Bit gefüllt?

Keine Ahnung, was deine Abkürzungen bedeuten, aber wenn Overrun 
signalisiert wird, ist es zu spät, dann sind bereits Daten verloren 
gegegangen.
Viele Fifos hatten außer Full- und Empty-Flags noch eine Half-Full-Flag.
Wenn diese nicht gesetzt ist, kann man ohne weiter hinzusehen garantiert 
einen Datenblock von der halben Fifolänge schreiben.

[grundschüler (Gast)]

elm chan hat sich offenbar auc zu diesem Problem schon Gedanken gemacht. 
hatte ich übersehen:

void xmit_spi_multi (
  const BYTE *buff,  /* Pointer to the data */
  UINT btx      /* Number of bytes to send (even number) */
)
{
  WORD d;


  SPIx_CR1 &= ~_BV(6);
  SPIx_CR1 |= (_BV(6) | _BV(11));    /* Set SPI to 16-bit mode */

  d = buff[0] << 8 | buff[1];
  SPIx_DR = d;
  buff += 2;
  btx -= 2;
  do {          /* Receive the data block into buffer */
    d = buff[0] << 8 | buff[1];
    while (SPIx_SR & _BV(7)) ;
    SPIx_DR;
    SPIx_DR = d;
    buff += 2;
  } while (btx -= 2);
  while (SPIx_SR & _BV(7)) ;
  SPIx_DR;

  SPIx_CR1 &= ~(_BV(6) | _BV(11));  /* Set SPI to 8-bit mode */
  SPIx_CR1 |= _BV(6);
}

[Jim M. (turboj)]

Diese Routine nutzt den 16-Bit SPI Modus, aber nicht den FIFO aus. Er 
liesst und schreibt jeweils nur ein Wort.

Die Routine für den Fifo ist hässlich, weil man aufpassen muss das RX 
nicht überläuft. Was im xmit case - beim Schreiben - eigentlich egal 
wäre, solange man hinterher den RX Fifo aufräumt.

[grundschüler (Gast)]

Jim Meba schrieb:
>nutzt den 16-Bit SPI Modus, aber nicht den FIFO aus

Das ist code von Elm Chan. Der Fifo wird nicht ausgenutzt, weil der F103 
gar keinen Fifo hat sondern nur eine buffer für einen Wert. Trotzdem 
danke für den Hinweis.