FET als Voltage Controlled Resistor

[Tamer M. (kaffee89)]

Guten Tag,

der FET kann in dem orangmarkierten Bereich als ein spannungsgesteuerter 
Widerstand verwendet werden. Dort befindet sich eine geringe Krümmung, 
die mit dem gezeichneten Spannungsteiler in dem markierten Bereich 
verringert werden kann. Ich versuch die ganze Zeit nachzuvollziehen 
wieso diese Schaltungsmaßnahme zu einer Linearisierung führt - 
vergeblich. Es muss sich doch um eine Rückkopplungsmethode handeln, 
oder?

[FETT (Gast)]

Im orangen Bereich sind si schon Linear und die Steigung wird mit U_GS 
eingestellt... Oder habe ich die Frage falsch verstanden?

[Tamer M. (kaffee89)]

Nein, dort gibt es eine "sehr geringe" Krümmung, die mit dem 
Spannungsteiler verringert werden kann. Im Böhmer steht, dass die 
Spannung UGS von der Spannung UDS nachzieht. Mit dieser Erklärung kann 
ich leider nichts anfangen.
Hier die Seite um die es sich handelt:

https://books.google.de/books?id=2lmZSjIE1DIC&pg=PA110&lpg=PA110&dq=Erwin+B%C3%B6hmer+Spannung+nachzieht&source=bl&ots=949oLmeOES&sig=l0T-FRALey_dfC73O8K1AKNTqwg&hl=de&sa=X&ei=mvQCVZmjOcPjO623gagD&ved=0CCIQ6AEwAA#v=onepage&q=Erwin%20B%C3%B6hmer%20Spannung%20nachzieht&f=false

Seite 111

[Possetitjel (Gast)]

Tamer M. schrieb:

> der FET kann in dem orangmarkierten Bereich als ein
> spannungsgesteuerter Widerstand verwendet werden.

Hmm.

> Dort befindet sich eine geringe Krümmung,

Ja.

> die mit dem gezeichneten Spannungsteiler in dem markierten
> Bereich verringert werden kann.

Nein.

Das Diagramm zeigt sehr deutlich, dass die Krümmung vor allem
AUSSERHALB des organge markierten Bereiches durch den
Spannungsteiler verringert wird.
INNERHALB des Bereiches ist die Krümmung sowieso schon
gering.

> Ich versuch die ganze Zeit nachzuvollziehen wieso
> diese Schaltungsmaßnahme zu einer Linearisierung führt -
> vergeblich.

Ich kenne mich mit der Ausgangskennlinie von FETs zu wenig
aus, um das erklären zu können.

> Es muss sich doch um eine Rückkopplungsmethode handeln,
> oder?

Ja.
Man manipuliert die Ausgangskennlinie des FET, indem man
Spannung vom Drain aufs Gate rückkoppelt. Dadurch stellt
sich eine Art Gleichgewicht zwischen der Ausgangskennlinie
und der Transferkennlinie ein.

[Yalu X. (yalu) (Moderator)]

Der Widerstand zwischen Drain ud Source nimmt bei konstantem Ugs mit
zunehmendem U_DS leicht zu, was an der flacher werdenen Kennlinie zu
erkennen ist.

Um dies zu kompensieren, muss bei höherem U_DS der FET etwas mehr
aufgesteuert werden, da dadurch der DS-Widerstand kleiner wird und im
Idealfall den gleichen Wert wie für U_DS=0 hat.

Der aus den beiden zusätzlich eingebauten Widerständen gebildete
Spannungsteiler sorgt genau dafür: Bei gleichbleibender Eingangsspannung
U_G'S wird U_GS umso größer, je größer U_DS wird. Dadurch wird die
Kennlinie der Gesamtschaltung etwas nach oben gebogen und wird dadurch
linearer.

Über das Verhältnis der beiden Widerstände kann festgelegt werden, wie
stark die Kompensation ist. Wählt man den rechten der beiden Widerstände
zu klein, entsteht eine Überkompensation, und die Kennlinie wird nach
oben gebogen.

[W.S. (Gast)]

Das Ganze funktioniert aber nur in einem Quadranten und ist - mal ganz 
salopp gesagt - ziemlicher Mist. Grund: die heutzutage ausgesprochen 
hohe Steilheit der Fets.

W.S.

[Peter R. (pnu)]

W.S. schrieb:
> Das Ganze funktioniert aber nur in einem Quadranten und ist - mal ganz
> salopp gesagt - ziemlicher Mist. Grund: die heutzutage ausgesprochen
> hohe Steilheit der Fets.

Diese Linearisierung ist vor allem bei J-FETs wirksam. Da kommt man 
durchaus auf Klirrfaktoren unter 1%. Sie hat zeitweise bei 
RC-Generatoren mit Wien-Brücke den Einsatz der Glühlampe als 
amplitudenabhängigen Widerstand verdrängt.

Im Bereich bis etwa -0,5V funktioniert das auch in zwei Quadranten. Erst 
die Schwellspannung der Gate-Kanal-Sperrschicht macht damit ein Ende.

>die ausgesprochen hohe Steilheit der FETs.
 Natürlich ist diese Anwendung bei den heutigen MOSFETs nicht sinnvoll. 
Da wäre der linear steuerbare Bereich nur bei extrem niedrigen 
Widerständen nutzbar.

[Kai K. (klaas)]

>Diese Linearisierung ist vor allem bei J-FETs wirksam. Da kommt man
>durchaus auf Klirrfaktoren unter 1%.

In der ELEKTOR 12/89 kommt man damit auf unter 0,05% Klirr bei 1kHz.