Hallo, ich habe bei einer alten ISA ADC-Karte das Problem, ein fehlendes Bauteil zu Identifizieren. Ich vermute dass es ein Adress bzw. Daten -Latch ist. Ist das Plausibel bzw. könnte ein 74373 das Richtige sein ? Die Schaltung ist vermutlich aus den frühen Neunzigern mit einem MC6800. Gibt es da etwas wegen der CMOS Technik der anderen Bauteile zu beachten ? z.B. Kein 74LS737 nehmen ?
Angehängte Dateien:
-
unbekic.png
28 KB
febc schrieb: > SRAM Ansteuerung Was hat das bitte mit dem Themenbereich "Mikrocontroller und Digitale Elektronik" zu tun?
Da der Schaltplan unvollständig ist kann man das noch nicht genau sagen. Aber nen 373 macht kein Sinn. Ein 74act574 könnte schon sein...
Achso es geht um das Bauteil das hier als Sockel gezeichnet ist also IC6.
holger schrieb: > 74245 Der mit Sicherheit nicht. Pin 19 ist in der Schaltung ein Datenbit und beim 245 ist es Enable. '573 oder '574 könnten passen. Der Speicher rechts besteht nur aus Eproms, also nur eine Datenrichtung. Leider ist der Schaltplan sehr unvollständig. An Pin11 müsste dann BHE angeschlossen sein - direkt oder über Logik.
>Der mit Sicherheit nicht. Pin 19 ist in der Schaltung ein Datenbit und >beim 245 ist es Enable. Ja, hast recht. Wohl doch der 74574.
Die ICs Rechts sind SRAMs von sony. Keine EPROMs Bezeichnung ist CX58257AP-70LL
febc schrieb: > Die ICs Rechts sind SRAMs von sony Man lernt nie aus. SRAMs mit VPP und PGM als Pinbezeichnung kannte ich bisher nicht. Aber dann muss ich passen. Bus Transceiver mit Enable oder Direction auf Pin 11 kenne ich nicht.
febc schrieb: > MC6800 Du solltest doch mal Fielmann aufsuchen. Das kann kein MC6800 sein. Der hatte den Datenbus 8 Bit breit, nicht 16, und auch nur 16 Adressleitungen.
@ febc (Gast)
>Stimmt es ist ein 86000P12
Schon wieder ein Zahlendreher? War es nicht eher ein 68000P12
Schöne CPU, lange ist es her 8-0
Angehängte Dateien:
-
unbekic2.png
26 KB
So ich habe den Plan noch mal ein bisschen übersichtlicher gezeichnet.
febc schrieb: > ich habe bei einer alten ISA ADC-Karte das Problem, ein fehlendes > Bauteil zu Identifizieren. War da sicher ein Bauteil drin? Macht irgendwie nicht viel Sinn, die zwei Hälften des Datenbus zu koppeln... Möglicherweise ist das ein Sockel für eine Tochterplatine, wenn irgendwo die Adressleitungen auch noch angezapft sind könnte man damit eine Speichererweiterung ansteuern.
Falk Brunner schrieb: > @ febc (Gast) > >>Stimmt es ist ein 86000P12 > > Schon wieder ein Zahlendreher? War es nicht eher ein 68000P12 > > Schöne CPU, lange ist es her 8-0 Wird vielleicht wirklich Zeit für eine Brille... Richtig ist 68000P12.
rmu schrieb: > febc schrieb: >> ich habe bei einer alten ISA ADC-Karte das Problem, ein fehlendes >> Bauteil zu Identifizieren. > > War da sicher ein Bauteil drin? Macht irgendwie nicht viel Sinn, die > zwei Hälften des Datenbus zu koppeln... > > Möglicherweise ist das ein Sockel für eine Tochterplatine, wenn irgendwo > die Adressleitungen auch noch angezapft sind könnte man damit eine > Speichererweiterung ansteuern. Nein, es ist definitiv ein IC, habe die Schaltung Funktionsfähig mit einem IC an dieser Stelle gesehen. Von der Pin belegung her kann es ja nicht viel anderes als 74xx sein oder irre ich mich ?
Georg G. schrieb: > febc schrieb: > Bus Transceiver mit Enable oder Direction auf Pin 11 kenne ich nicht. i8286 hat direction auf Pin 11 (und output enable auf Pin9). Paßt aber ohnehin nicht zum Schaltplan, denn Pin 11 ist ja nicht als Eingang beschaltet. Und Pin 1 soll wohl enable sein.
Ich denke dein Schaltplan ist murks... Wenn da ein Latch ala 574 drin ist dann könnte man damit den Oberen Datnebus D8-D15 auf den unteren D0-D7 schalten. Das ergibt überhaupt keinen Sinn.
Es könnte ein PAL drin gewesen sein, dass irgendwie bei bestimmten 16-bit-Mustern den Ausgang durchschaltet. Ich weiss aber zugegebenermassen nicht, wo PALs ihre GND und VCC pins haben. Wenn das so ist, dann hast Du keine Chance. Was mich stutzig macht is die ~CE Ansteuerung aller einzelnen chips. Hat der 68k das bei 8-bit Zugriffen wirklich so gemacht?
Matthias Melcher schrieb: > Was mich stutzig macht is die ~CE Ansteuerung aller einzelnen chips. Hat > der 68k das bei 8-bit Zugriffen wirklich so gemacht? Der 68k tut damit ja gar nix? Vermutlich werden die CEs aus höheren Adress-Bits generiert...
Ah, eben noch mal nachgelesen. UDS und LDS entscheiden über den Zugriff. Ob man das nun aus CE oder RE/WE decodiert ist eher egal. Letzte Idee für die vorliegende Karte: der 68000 war damals recht teuer. Kann es sein, dass die Karte einen 8-bit Modus hat, bei dem eben auf Anfrage (Zugriff auf ein ungerades byte) der hi-Bus auf den lo-Bus durchschaltet? So könnte man die Karte optional am 68008 betreiben.
Matthias Melcher schrieb: > Es könnte ein PAL drin gewesen sein, dass irgendwie bei bestimmten > 16-bit-Mustern den Ausgang durchschaltet. Ich weiss aber > zugegebenermassen nicht, wo PALs ihre GND und VCC pins haben. Wenn das > so ist, dann hast Du keine Chance. > > Was mich stutzig macht is die ~CE Ansteuerung aller einzelnen chips. Hat > der 68k das bei 8-bit Zugriffen wirklich so gemacht? Danke für den Tip. Ich denke das wird es sein. Passt von der Pinbelegung exakt auf z.B. Reprogrammable CMOS PALC 16L8, 16R8, 16R6, 16R4 Macht von der Schaltung her auch Sinn. Vielen Dank an Alle.
febc schrieb: > Matthias Melcher schrieb: >> Es könnte ein PAL drin gewesen sein, dass irgendwie bei bestimmten >> 16-bit-Mustern den Ausgang durchschaltet. Ich weiss aber >> zugegebenermassen nicht, wo PALs ihre GND und VCC pins haben. Wenn das >> so ist, dann hast Du keine Chance. >> >> Was mich stutzig macht is die ~CE Ansteuerung aller einzelnen chips. Hat >> der 68k das bei 8-bit Zugriffen wirklich so gemacht? > > Danke für den Tip. Ich denke das wird es sein. Passt von der Pinbelegung > exakt auf z.B. Reprogrammable CMOS PALC 16L8, 16R8, 16R6, 16R4 > Macht von der Schaltung her auch Sinn. Vielen Dank an Alle. Der 68k benötigt auf den Adressen 0x0...0x7 der Reset Vector, die Einsprungadresse ins EPROM. Wenn man ab 0x0 SRAM hat muss man da also mit der CS-Logik ein bischen tricksen um das EPROM in den Bereich zu spiegeln und das SRAM-wegzuschalten. Das kann über PLDs gemacht werden. Jetzt hat aber Dein System nur SRAM, wie will der 68k also starten wenn er Code ab 0x0 erwartet? Was ein PLD aber am DATEN-Bus dazu machen soll noch dazu mit den Eingängen erschließt sich mir nicht. rgds
6A66 schrieb: > Der 68k benötigt auf den Adressen 0x0...0x7 der Reset Vector, die > Einsprungadresse ins EPROM. Wenn man ab 0x0 SRAM hat muss man da also > mit der CS-Logik ein bischen tricksen Achnaja, ich glaube nicht, dass das der Grund für den Chip ist, denn nirgendwo ist ersichtlich, dass diese Karte auf die Adresse 0 gemappt wird. Die ~CS Logik ist ja nicht gezeichnet.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.