Forum: FPGA, VHDL & Co. ise project navigator: implement design schlägt fehl


von axe (Gast)


Angehängte Dateien:

Lesenswert?

Ich habe ein neues VHDL Modul erstellt, erfolgreich synthetisiert (auch 
die Simulation mit der Testbench war erfolgreich)

Aber wieso funktioniert "implement design" nicht? kann mir da einer 
eventuell weiterhelfen?

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

axe schrieb:
> Aber wieso funktioniert "implement design" nicht? kann mir da einer
> eventuell weiterhelfen?
Die zugehörige Fehlermeldung wäre eventuell hilfreich...

von Fpgakuechle K. (Gast)


Lesenswert?

user constraint file fehlt oder falsch?
xilixcorelib nicht eingebunden?
unisim nicht eingebunden?
 componente instanziert aber nicht synthetisiert?

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.